Intel Core Microarchitecture: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
m +iw |
Aggiunte alcune nuove informazioni |
||
Riga 11:
==== Wide Dynamic Execution ====
Attraverso questa tecnologia è possibile eseguire più istruzioni per ciclo di [[clock]] rispetto a quanto era possibile nei processori basati sulle architetture precedenti. Ogni core può ora completare 4 istruzioni contemporaneamente, contro le 3 consentite da NetBurst. La lunghezza della [[pipeline]] si è accorciata molto rispetto a quella impiegata precedentemente; il primo processore Netburst, ovvero il Pentium 4 [[Willamette]], aveva una pipeline a 20 stadi che erano poi saliti a ben 31, nell'ultima evoluzione del Pentium 4, il core [[Prescott]]. L'architettura "Core" invece riprende la pipeline sviluppata già per il processore [[Yonah]] ed è a 14 stadi. È necessario sottolineare come una pipeline più corta sia meno vulnerabile ai salti nella successione di istruzioni e nella lettura di dati dalla memoria [[RAM]], anche se rende più difficile raggiungere frequenze di clock elevate: si tratta "solo" di trovare il giusto bilanciamento.
All'interno di questa tecnologia ne trova posto anche un'altra chiamata "Macro-Fusion" che consente, secondo Intel, di unire tra loro alcune istruzioni per ottenre un'elaborazione più veloce. In pratica se su 10 istruzioni processate, 2 possono essere fuse tra loro, il processore eseguirà 8 istruzioni "semplici" e una aggregata attraverso proprio la tecnica "Macro-Fusion", ottenendo un aumento di prestazioni di circa il 10%.
==== Advanced Digital Media Boost ====
Le operazioni svolte dai set di istruzioni [[SIMD]] che Intel ha sviluppato nel corso degli anni e che sono stati implementati anche nell'architettura "Core", vale a dire [[MMX]], [[SSE]], [[SSE2]] e [[SSE3]], sono state ulteriormente velocizzate. Ora è possibile eseguire le istruzioni a [[128 bit]] (in realtà vengono uniti 4 elementi vettoriali a [[32 bit]] in un'unico blocco da 128 bit) SSE, SSE2 e SSE3 in un solo ciclo di clock, grazie alla presenza di ben 3 [[Arithmetic Logic Unit|ALU]] (Arithmetical Logical Unit).
==== Advanced Smart Cache ====
Anche in questo caso si tratta di una tecnologia che Intel ha testato già con il processore Yonah; La [[cache]] L2 di un processore [[dual core]] viene finalmente condivisa da ciascun core. I vantaggi di
==== Smart Memory Access ====
La presenza di una cache L2 unificata di grandi dimensioni richiede una maggiore attenzione nel suo sfruttamento per non limitarne l'efficienza. Un processore dual core basato sulla nuova architettura integra 8 unità [[prefetch|prefetcher]]: più precisamente, si tratta di 2 data e 1 istruction prefetcher per ciascun core e 2 prefetcher come parte della cache L2 condivisa. Lo scopo del prefetcher è quello di leggere i dati all'interno di un'unità ad alto livello usando un algoritmo invasivo. Questo è progettato per fornire dati che devono essere forniti velocemente, riducendo le latenze e incrementando l'efficienza. I prefetchers di memoria guardano constantemente i modelli d'accesso di memoria, provando a prevedere se c'è qualcosa che possa essere inserito nella cache L2, nel caso in cui questi dati possano essere richiesti successivamente.
Attraverso altri miglioramenti vari, si è potuto ottenere un generale abbassamento delle latenze di accesso alla memoria [[RAM]]. Accade spesso infatti, che il caricamento delle istruzioni debba attendere l'esecuzione di altre istruzioni. Il cosiddetto "Memory Disambiguation Predictor" dovrebbe limitare al massimo la possibilità di ambiguità della memoria in modo da sfruttare meglio la pipeline ed evitare svuotamenti a causa di dati non ancora disponibili. Si tratta di una innovazione che va a risolvere un vero tallone d'Achille della precedente architettura NetBurst.
==== Intel Extended Memory 64 Technology ====▼
In questo caso non si tratta di una vera e propria novità, infatti tale tecnologia, conosciuta come [[EM64T]] era già stata introdotta da Intel con i Pentium 4 Prescott. Per la prima volta però, l'elaborazione di codice a [[64 bit]] è possibile in tutti i settori di mercato, compreso quello mobile.▼
==== Intelligent Power Capability ====
Anche per questa caratteristica Intel non ha rivelato dettagli molto esaurienti: in generale, il suo scopo è quello di ottimizzare ulteriormente il processo che regola la distribuzione del lavoro sui due core in modo da sfruttare tutta la potenza di calcolo a disposizione solo se questa viene effettivamente richiesta dal sistema.
▲==== Intel Extended Memory 64 Technology ====
▲In questo caso non si tratta di una vera e propria novità, infatti tale tecnologia, conosciuta come [[EM64T]] era già stata introdotta da Intel con i Pentium 4 Prescott. Per la prima volta però, l'elaborazione di codice a [[64 bit]] è possibile in tutti i settori di mercato, compreso quello mobile.
=== Innovazioni specifiche per il settore mobile ===
Line 48 ⟶ 52:
==== Settore Server ====
In ambito server, Intel ha mantenuto in vita il marchio [[Xeon]] pur cambiando architettura. I nuovi Xeon basati su core [[Woodcrest]], sono stati in grado, in particolari ambiti, di aumentare le prestazioni anche dell'80% rispetto ad un modello Xeon 2,8 GHz con core [[Paxville]], riducendo contemporaneamente il consumo massimo di circa il 35%.
== Considerazioni sull'abbinamento "Processo produttivo/Architettura" di Intel ==
| |||