Hardware description language: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
→Cenni storici: aggiusto wikilinks |
|||
Riga 9:
I prodotti RTM non sono mai decollati commercialmente e DEC ha smesso di commercializzarli a metà degli anni '80, quando le nuove tecniche e in particolare l'integrazione su larga scala e la diffusione di [[VLSI]] sono diventate più capillari.
Il lavoro svolto nel 1979 presso l'[[University of Kaiserslautern]] ha prodotto un linguaggio chiamato KARL ("KAiserslautern Register Transfer Language"), che comprendeva le caratteristiche del linguaggio di calcolo del progetto che supportavano il floorplanning dei [[chip]] di tipo ''[[Very large scale integration]]'' e della progettazione hardware strutturata. Questo lavoro è stato anche la base del linguaggio cognitivo grafico interattivo di KARL, il cui nome era "A Block diagram Language" (ABL) <ref>{{cite report | title = specifica ABL | author1 = Girardi, G. | author2 = Hartenstein, R. | publisher = [[CSELT]] e [[University of Kaiserslautern]] | date = 1983}}</ref> Quest'ultimo è stato implementato nei primi anni '80 dal Centro Studi e Laboratori Telecomunicazioni ([[ CSELT]]) a Torino, in Italia, producendo l'editor di grafica VLSI grafica ABLED. A metà degli anni '80, un progetto di progettazione VLSI è stato implementato attorno a KARL e ABL da un consorzio internazionale finanziato dalla Commissione dell'Unione europea. <ref> {{citation | editor-first = J. | Editor-last = Mermet | title = Fondamenti e standard in Hardware Descrizione Lingue | editore = Springer Verlag | anno = 1993}} </ref> Alla fine degli anni '70, il design con [[programmable logic device]] (PLD) divenne popolare, sebbene questi progetti fossero principalmente limitati alla progettazione di [[macchine a stati finiti]]. Il lavoro
Con il passaggio del design a VLSI, il primo moderno HDL [[Verilog]] è stato introdotto da [[Gateway Design Automation]] nel 1985. [[Cadence Design Systems]] ha successivamente acquisito i diritti su Verilog-XL, il simulatore HDL che diventerebbe lo standard de facto di simulatori [[Verilog
== Descrizione ==
|