Intel Core Microarchitecture: differenze tra le versioni

Versione delle 14:30, 22 apr 2019

Versione delle 13:44, 29 giu 2019

Riga 13:

=== Wide Dynamic Execution ===

[[File:Intel Core2 arch.svg|thumb|upright=1.4|Architettura Core 2]]

Attraverso questa tecnologia è possibile eseguire più istruzioni per [[ciclo di [[clock]] rispetto a quanto era possibile nei processori basati sulle architetture precedenti. Ogni core può ora completare 4 istruzioni contemporaneamente, contro le 3 consentite da NetBurst. La lunghezza della [[Pipeline dati|pipeline]] si è accorciata molto rispetto a quella impiegata precedentemente, infatti il primo processore Netburst, ovvero il Pentium 4 [[Willamette]], aveva una pipeline a 20 stadi che erano poi saliti a ben 31, nell'ultima evoluzione del Pentium 4, il core [[Prescott]]. L'architettura "Core" invece riprende la pipeline sviluppata già per il processore [[Yonah]] ed è a 14 stadi. È necessario sottolineare come una pipeline più corta sia meno vulnerabile ai salti nella successione di istruzioni e nella lettura di dati dalla memoria [[RAM]], anche se rende più difficile raggiungere frequenze di clock elevate: si tratta "solo" di trovare il giusto bilanciamento.

All'interno di questa tecnologia ne trova posto anche un'altra chiamata "''Macro-Fusion''" che consente, secondo Intel, di unire tra loro alcune istruzioni per ottenere un'elaborazione più veloce. In pratica se su 10 istruzioni processate, 2 possono essere fuse tra loro, il processore eseguirà 8 istruzioni "semplici" e una aggregata attraverso proprio la tecnica "Macro-Fusion", ottenendo un aumento di prestazioni di circa il 10%.