Time to digital converter: differenze tra le versioni

Versione delle 20:18, 4 lug 2019

Versione delle 20:20, 4 lug 2019

Riga 37:

I TDC si presentano sotto forma di [[ASIC]] o [[firmware]] per [[FPGA]], per funzionare hanno bisogno di essere montati su una scheda a circuito stampato appositamente sviluppato per farli funzionare. I livelli d'ingresso permessi dalle schede TDC possono essere molto diversi, utilizzare un TDC con un trasduttore non adatto può danneggiare seriamente entrambi i dispositivi.

===Flash Time to AnalogDigital Converter ELIMINO===

I [[Time-to-Amplitude Converter]] (TAC) sono basati sull'integrazione di una corrente costante per mezzo di un condensatore chiamato ''condensatore di conversione'' che converte linearmente il tempo di integrazione (Δ𝑡) in carica accumulata. Misurando poi la carica presente nel condensatore, ad esempio misurandone la tensione ai sui capi, si riesce in maniera indiretta a ricavate il tempo intercorso dall'istante in cui si avvia il processo di iniezione di corrente (start) e la fine (stop).<ref>{{Cita pubblicazione|nome=M.|cognome=Crotti|data=2010-10|titolo=Note: Fully integrated time-to-amplitude converter in Si–Ge technology|rivista=Review of Scientific Instruments|volume=81|numero=10|pp=106103|lingua=en|accesso=2019-07-04|doi=10.1063/1.3481162|url=http://aip.scitation.org/doi/10.1063/1.3481162|nome2=I.|cognome2=Rech|nome3=M.|cognome3=Ghioni}}</ref>

===Time to Digital Converter===

La peculiarità delle strutture TDC rispetto alle strutture TAC è la possibilità di avere una rappresentazione dell'informazione temporale direttamente in formato digitale senza applicare ulteriori trasformazioni, questa proprietà, insieme alla facilità d'integrazione, sta spingendo la ricerca di nuove tipologie di misuratori di tempo a favore dei TDC.

====Flash Time to Digital Converter====

Il [[Flash Time to Digital Converter]] (FTDC) sfrutta una serie di [[flip-flop]] per campionare una distanza temporale, il principio di funzionamento è simile a quanto accade con il [[flash ADC]] dove ovviamente la grandezza misurata è una tensione e non un tempo. Visto che il core di questo TIM si basa sulla generazione di elementi di ritardo, sono state sviluppate nel tempo diverse soluzioni che a volte sfruttano anche diversi fenomeni fisici.<ref>{{Cita pubblicazione|nome=P.M.|cognome=Levine|data=2004|titolo=A high-resolution flash time-to-digital converter and calibration scheme|rivista=2004 International Conferce on Test|editore=IEEE|pp=1148–1157|accesso=2019-07-04|doi=10.1109/TEST.2004.1387389|url=http://ieeexplore.ieee.org/document/1387389/|nome2=G.W.|cognome2=Roberts}}</ref>

====Shift Clock Fast Counter====

Il [[Shift Clock Fast Counter]] (SCFC) utilizza dei contatori sincroni per calcolare il tempo intercorso tra due intervalli temporali. Sfruttando strutture relativamente semplici è possibile ottenere contatori molto veloci ad occupazione di area ridotta, grazie a questo è possibile creare strutture di misuratori di tempo (TIM) con un elevato numero di canali afferenti allo stesso circuito integrato ([[Application specific integrated circuit|ASIC]]). Per aumentare la risoluzione di questi misuratori si utilizza la tecnica di sfasamento del clock su multiple strutture di conteggio.<ref>{{Cita pubblicazione|data=2013-10|titolo=Two novel designs of multi-phase clocked ultra-high speed time counter on FPGA for TDC implementation|rivista=2013 IEEE Nuclear Science Symposium and Medical Imaging Conference (2013 NSS/MIC)|editore=IEEE|pp=1–4|accesso=2019-07-04|doi=10.1109/NSSMIC.2013.6829534|url=http://ieeexplore.ieee.org/document/6829534/}}</ref>

====Tapped Delay Line Time to Digital Converter====

Il Tapped Delay Line Time to Digital Converter (TDL-TDC) inietta il segnale proveniente dal discriminatore temporale in una catena di elementi ritardatori, sapendo a priori il ritardo generato da questi elementi è possibile ricavare la distanza temporale tra start e stop contando quanti sono gli stadi che il segnale elettrico ha attraversato. Data la facilità di implementazione, questa struttura si presta ad essere integrata in dispositivi [[FPGA]] i cui normalmente non sono costruiti per soddisfare questa tipologia di applicazioni.<ref>{{Cita pubblicazione|nome=Nicola|cognome=Lusardi|data=2019-02-01|titolo=The role of sub-interpolation for Delay-Line Time-to-Digital Converters in FPGA devices|rivista=Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment|volume=916|pp=204–214|accesso=2019-07-04|doi=10.1016/j.nima.2018.11.100|url=http://www.sciencedirect.com/science/article/pii/S0168900218317479|nome2=Fabio|cognome2=Garzetti|nome3=Angelo|cognome3=Geraci}}</ref>