Time to digital converter: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
→Flash Time to Digital Converter: Aggiunto immagini |
|||
Riga 1:
[[File:TDC 16 CH PCB.jpg|miniatura|Printed Circuit Board di un Time to Digital converter a 16 canali]]
Il '''Time to Digital Converter''', generalmente abbreviato in '''TDC''', è uno [[strumento di misura digitale]] [[Elettronica|elettronico]] utilizzato per misurare distanze temporali ad alta [[precisione]] che intercorrono tra eventi di varia natura. I TDC si {{citazione necessaria|possono trovare implementati all'interno di [[ASIC]]}} oppure {{citazione necessaria|programmati in un firmware per [[FPGA]]}}. La scelta di rendere [[Digitale (informatica)|digitale]] una parte o la totalità dei sistemi di misurazione elettronici è dettata dall’intento di sfruttare i ben noti vantaggi offerti da questa opzione, questo insieme alla facilità d'integrazione sono le principali differenze rispetto al [[Time to Amplitude converter]], generalmente abbreviato in TAC, altro metodo di misura del tempo.
Riga 19 ⟶ 20:
La misura dello spazio è effettuata tramite una [[misura indiretta]]: un laser impulsato emette impulsi luminosi che viaggiano verso il bersaglio per poi essere riflessi e rilevati da un [[fotodiodo]] posto in prossimità del laser. Il TDC misura il tempo di volo ''t<sub>FLY</sub>'', ovvero la distanza temporale che intercorre tra la partenza del raggio laser e l'arrivo della replica riflessa dal target. Sapendo la velocità di propagazione ''v'' della [[radiazione elettromagnetica]] nel [[mezzo trasmissivo|mezzo]] in cui avviene l'esperimento è possibile ricavare la distanza ''d'' percorsa dal fascio laser.
<math display="block">2 \cdot d = v \cdot t_{FLY}</math>
<math display="block">d = \frac{v}{2}t_{FLY}</math>
Riga 36 ⟶ 35:
I TDC si presentano sotto forma di [[ASIC]] o [[firmware]] per [[FPGA]], per funzionare hanno bisogno di essere montati su una scheda a circuito stampato appositamente sviluppato per farli funzionare. I livelli d'ingresso permessi dalle schede TDC possono essere molto diversi, utilizzare un TDC con un trasduttore non adatto può danneggiare seriamente entrambi i dispositivi.
[[File:SCFC TDC schematic.svg|miniatura|Schema interpolazione contatori per la realizzazione di un SCFC-TDC]]
===Shift Clock Fast Counter===
Il Shift Clock Fast Counter (SCFC) TDC utilizza dei contatori sincroni per calcolare il tempo intercorso tra due intervalli temporali, lo ''start'' viene utilizzato per memorizzare il valore del contatore nell'istante d'avvio mentre all'arrivo dello ''stop'' viene memorizzato il valore finale del contatore, facendone una semplice differenza è possibile calcolare il tempo passato. Sapendo che ad ogni incremento del contatore ad ''n<small>bit</small>'' corrisponde un tempo ''t<small>inc</small>'' si può calcolare il tempo massimo misurabile ''Δt<sub>MAX</sub>''
<math display="block">\Delta t_{MAX}=2^{n_{bit}} \cdot t_{inc} </math>
Riga 46:
===Tapped Delay Line Time to Digital Converter===
Il Tapped Delay Line Time to Digital Converter (TDL-TDC) inietta il segnale proveniente dal discriminatore temporale in una catena di elementi con ritardo ''t<small>p</small>'' (TDL), sapendo a priori il ritardo generato da questi elementi è possibile ricavare la distanza temporale tra start e stop contando quanti sono gli stadi che il segnale elettrico ha attraversato. In questa tipologia di TDC lo ''start'' viene iniettata nella TDL mentre lo ''stop'' viene utilizzato per campionare lo stato della catena tramite [[flip-flop]]. Data la facilità di implementazione, questa struttura si presta ad essere integrata in dispositivi [[FPGA]] i cui normalmente non sono costruiti per soddisfare questa tipologia di applicazioni.<ref>{{Cita pubblicazione|nome=Nicola|cognome=Lusardi|data=2019-02-01|titolo=The role of sub-interpolation for Delay-Line Time-to-Digital Converters in FPGA devices|rivista=Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment|volume=916|pp=204–214|accesso=2019-07-04|doi=10.1016/j.nima.2018.11.100|url=http://www.sciencedirect.com/science/article/pii/S0168900218317479|nome2=Fabio|cognome2=Garzetti|nome3=Angelo|cognome3=Geraci}}</ref>
[[File:TDL Propagation Scheme.svg|miniatura|Schema propagazione dei segnali in una TDL]]
Se ogni elemento di ritardo presenta un ritardo di propagazione ''t<small>p</small>'' ed un numero di elementi ''N'' si può ricavare la massima distanza temporale misurabile con una catena ''Δt<sub>MAX</sub>''.
Riga 52:
===Flash Time to Digital Converter===
[[File:Flash-tdc schematic.svg|miniatura|Schema di principio FTDC]]
Il Flash Time to Digital Converter (FTDC) sfrutta una serie di [[flip-flop]] per campionare una distanza temporale, il principio di funzionamento è simile a quanto accade con il [[flash ADC]] dove invece la grandezza misurata è una tensione e non un tempo. L'ingresso ''start'' viene diviso in più rami, in serie ad ogni percorso troviamo un elemento di ritardo con un tempo di propagazione <math>t_{pN} = t_0 + \sum_{k=0}^{N}\tau</math>dove τ è uguale al tempo di propagazione aggiuntivo ad ogni ramo. Tutti questi rami vengono poi campionati contemporaneamente da dei [[flip-flop]] dove lo ''stop'' TDC è stato utilizzato come segnale di campionamento. Visto che il core di questo TDC si basa sulla generazione di elementi di ritardo volutamente variabili, sono state sviluppate nel tempo diverse soluzioni che a volte sfruttano anche diversi fenomeni fisici, ad esempio una tecnica utilizzata è creare un [[circuito RC]] ad ogni ramo dove la costante di tempo τ aumenta in funzione della posizione dell'elemento facendone aumentare così aumentare il ritardo generato.<ref>{{Cita pubblicazione|nome=Marco|cognome=Zanuso|data=2010-9|titolo=Time-to-digital converter with 3-ps resolution and digital linearization algorithm|rivista=(:unav)|accesso=2019-07-04|doi=10.1109/esscirc.2010.5619879|url=http://ieeexplore.ieee.org/document/5619879/|nome2=Salvatore|cognome2=Levantino|nome3=Alberto|cognome3=Puggelli}}</ref><ref>{{Cita pubblicazione|nome=P.M.|cognome=Levine|data=2004|titolo=A high-resolution flash time-to-digital converter and calibration scheme|rivista=2004 International Conferce on Test|editore=IEEE|pp=1148–1157|accesso=2019-07-04|doi=10.1109/TEST.2004.1387389|url=http://ieeexplore.ieee.org/document/1387389/|nome2=G.W.|cognome2=Roberts}}</ref>
<br />
| |||