Tiristore: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
m Annullate le modifiche di 46.255.86.197 (discussione), riportata alla versione precedente di Bultro Etichetta: Rollback |
|||
Riga 16:
È da notare che nella tecnologia [[CMOS]] e in particolare nella struttura integrata di un inverter realizzato in tecnologia n-well o p-well, è presente un tiristore (SCR) parassita che genera il cosiddetto fenomeno del latch-up. Tale fenomeno ha l'effetto di creare un cammino a bassa impedenza fra l'alimentazione e la massa, con conseguente distruzione delle piste di alimentazione vicino alla zona di innesco. La sensibilità di innesco di questo fenomeno chiaramente indesiderato dipende dal layout della struttura CMOS.
In particolare, in presenza di n-well e p-well non isolati da dielettrico il fenomeno del latch-up non è tecnicamente eliminabile; tuttavia si può ridurre praticamente a zero la possibilità di innesco dell'effetto con specifiche soluzioni tecnologiche. La principale consiste nel disporre nelle vicinanze del confine tra i well una serie di contatti alle tensioni di polarizzazione del well (+VDD per i p-well e -VSS per gli n-well).
== Composizione interna ==
| |||