RISC-V: differenze tra le versioni

Versione delle 12:13, 16 apr 2020

Versione delle 23:23, 20 apr 2020

Riga 3:

Il '''RISC-V''' (pronunciato: «''risc-five''»<ref>{{Cita|Waterman e Asanović|p. 1}}.</ref>) è uno [[standard aperto]] di [[Instruction set|insieme di istruzioni]] (ISA, dall'[[Lingua inglese|inglese]] ''instruction set architecture'') basato sul principio ''[[reduced instruction set computer]]'' (RISC). A differenza di molti altri ISA, il RISC-V è pubblicato sotto [[Licenza open source|licenza ''open source'']], pertanto non richiede tariffe per essere utilizzato. Molte aziende offrono o hanno annunciato [[hardware]] basato su questo standard, alcuni [[Sistema operativo|sistemi operativi]] ''[[open source]]'' sono disponibili e l'insieme d'istruzioni è supportato da diverse ''[[toolchain]]''.

Il progetto è iniziato nel 2010 all'[[Università della California, Berkeley]], ma molti contributori sono volontari non affiliati all'istituto.<ref>{{Cita web|url=https://riscv.org/contributors/|titolo=Contributors|sito=RISC-V International|lingua=en|accesso=13 aprile 2020|urlarchivio=https://web.archive.org/web/20180613234241/https://riscv.org/contributors/|dataarchivio=13 giugno 2018|urlmorto=sì}}</ref> A differenza di altri design accademici, generalmente ottimizzati per la pura semplicità d'esposizione, i progettisti di questo standard hanno permesso che possa essere utilizzato per computer pratici.

Al giugno 2019, le versioni 2.2 dello ''user-space'' dell'ISA<ref>{{Cita|Waterman e Asanović}}</ref> e 1.1 dell'ISA privilegiato<ref name=":0">{{Cita web|url=https://riscv.org/specifications/privileged-isa/|titolo=Privileged ISA Specifications|sito=RISC-V International|lingua=en|accesso=13 aprile 2020}}</ref> sono [[Congelamento (software)|congelate]], permetto il proseguimento dello sviluppo di [[hardware]] e [[software]]. È disponibile la bozza della specifica di debug, alla versione 0.3.<ref name=":0" />