Intel Core Microarchitecture: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
m typo |
|||
Riga 11:
==== Wide Dynamic Execution ====
[[Image:Intel Core2 arch.svg|thumb|right|300px|Architettura Core 2]]
Attraverso questa tecnologia è possibile eseguire più istruzioni per ciclo di [[clock]] rispetto a quanto era possibile nei processori basati sulle architetture precedenti. Ogni core può ora completare 4 istruzioni contemporaneamente, contro le 3 consentite da NetBurst. La lunghezza della [[pipeline]] si è accorciata molto rispetto a quella impiegata precedentemente; il primo processore Netburst, ovvero il Pentium 4 [[Willamette]], aveva una pipeline a 20 stadi che erano poi saliti a ben 31, nell'ultima evoluzione del Pentium 4, il core [[Prescott]]. L'architettura "Core" invece riprende la pipeline sviluppata già per il processore [[Yonah]] ed è a 14 stadi. È necessario sottolineare come una pipeline più corta sia meno vulnerabile ai salti nella successione di istruzioni e nella lettura di dati dalla memoria [[RAM]], anche se rende più difficile raggiungere frequenze di clock elevate: si tratta "solo" di trovare il giusto bilanciamento.
| |||