RISC-V: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
m →Altri progetti: Aggiunto il parametro "Preposizione" nel template "Interprogetto" |
m Sostituito "Università della California, Berkeley" con "Università della California - Berkeley" nell'introduzione |
||
Riga 3:
Il '''RISC-V''' (pronunciato: «''risc-five''»<ref>{{Cita|Waterman e Asanović|p. 1}}.</ref>) è uno [[standard aperto]] di [[Instruction set|insieme di istruzioni]] (ISA, dall'[[Lingua inglese|inglese]] ''instruction set architecture'') basato sul principio ''[[reduced instruction set computer]]'' (RISC). A differenza di molti altri ISA, il RISC-V è pubblicato sotto [[Licenza open source|licenza ''open source'']], pertanto non richiede l'acquisto di una licenza per essere utilizzato. Molte aziende offrono o hanno annunciato [[hardware]] basato su questo standard, alcuni [[Sistema operativo|sistemi operativi]] ''[[open source]]'' sono disponibili e l'insieme d'istruzioni è supportato da diversi ''[[toolchain]]''.
Il progetto è iniziato nel 2010 all'[[Università della California
A giugno 2019, le versioni 2.2 dello ''user-space'' dell'ISA<ref>{{Cita|Waterman e Asanović}}.</ref> e 1.1 dell'ISA privilegiato<ref name=":0">{{Cita web|url=https://riscv.org/specifications/privileged-isa/|titolo=Privileged ISA Specifications|sito=RISC-V International|lingua=en|accesso=13 aprile 2020|dataarchivio=26 agosto 2018|urlarchivio=https://web.archive.org/web/20180826095957/https://riscv.org/specifications/privileged-isa/|urlmorto=sì}}</ref> sono [[Congelamento (software)|congelate]], permettendo il proseguimento dello sviluppo di [[hardware]] e [[software]]. È disponibile la bozza della specifica di debug, alla versione 0.3.<ref name=":0" />
|