Memoria NAND flash: differenze tra le versioni

Versione delle 16:23, 7 lug 2023

Versione delle 16:26, 7 lug 2023

Riga 126:

=== Perdita di carica ===

Il livello di programmazione di una cella di memoria non rimane indefinitamente stabile nel tempo, ma è soggetto ad una deriva verso livelli di soglia più passabassa mutuata da fenomeni di perdita di carica. Tali fenomeni si possono manifestare come risultato congiunto di un insieme di processi fisici e vengono ricompresi nello studio dei processi di ritenzione di una cella di memoria.<ref name=":10">{{Cita pubblicazione|nome=A.|cognome=Grossi|nome2=C.|cognome2=Zambelli|nome3=P.|cognome3=Olivo|data=2016|titolo=Reliability of 3D NAND Flash Memories|editore=Springer Netherlands|curatore=Rino Micheloni|pp=31-32|lingua=en|accesso=2023-07-05|doi=10.1007/978-94-017-7512-0_2|url=http://link.springer.com/10.1007/978-94-017-7512-0_2}}</ref>

Un primo è strettamente legato alla presenza di trappole e difetti nell'ossido di tunnel. Nella fattispecie, è possibile che durante l'operazione di programmazione una frazione di carica venga intrappolata in regioni difettive del dielettrico che compone lo ''stack'' della ''gate''. Tali regioni possono essere native del processo di deposizione o possono essere il risultato del deterioramento dell'ossido soggetto a ripetute operazioni di programmazione/cancellazione. La carica qui intrappolata può essere perso attraverso diversi processi, tra i quali ''tunneling'', emissione termoionica, [[emissione Poole-Frenkel]]. Un secondo processo descrive invece la perdita di carica direttamente dalla ''floating-gate''. E' possibile infatti che la carica qui immagazzinata possa essere perduta attraverso due processi principali: ''tunneling'' diretto verso il canale/''control-gate'' promosso dal campo elettrico lungo la cella in stato di ritenzione o ''tunneling'' assistito da difetti. Il secondo processo è tanto più importante quanto è alta la densità di difetti nell'ossido, e tende a peggiorare all'aumenta del numero di cicli di programmazione/cancellazione a cui il dispositivo è stato sottoposto.<ref name=":10" />

Le memorie CT 3D-NAND mostrano una fenomenologia di ritenzione più complessa rispetto alla controparte planare con cella ''floating-gate''.<ref>{{Cita pubblicazione|nome=Zhiyuan|cognome=Lun|nome2=Shuhuan|cognome2=Liu|nome3=Yuan|cognome3=He|data=2014-09|titolo=Investigation of retention behavior for 3D charge trapping NAND flash memory by 2D self-consistent simulation|editore=IEEE|pp=141–144|lingua=inglese|accesso=2023-07-05|doi=10.1109/SISPAD.2014.6931583|url=http://ieeexplore.ieee.org/document/6931583/}}</ref> Il materiale ad intrappolamento di carica utilizzato come struttura di ''storage'' può dar luogo a perdita di carica in direzione del canale o della ''control-gate'' attraverso processi di ''trap-to-band'' ''tunneling'' e, data la sua natura priva di interruzioni lungo tutta la stringa di memoria, è possibile che la carica immagazzinata nella regione sottostante una cella migri lateralmente verso le celle adiacenti a causa dei gradienti di carica e dei campi elettrici presenti. Quest'ultimo fenomeno prende il nome di migrazione laterale (''lateral migration'')<ref>{{Cita pubblicazione|nome=Jaeyeol|cognome=Park|nome2=Hyungcheol|cognome2=Shin|data=2019-06|titolo=Modeling of Lateral Migration Mechanism of Holes in 3D NAND Flash Memory Charge Trap Layer during Retention Operation|rivista=2019 Silicon Nanoelectronics Workshop (SNW)|pp=1–2|lingua=inglese|accesso=2023-07-05|doi=10.23919/SNW.2019.8782975|url=https://ieeexplore.ieee.org/document/8782975}}</ref><ref>{{Cita pubblicazione|nome=Changbeom|cognome=Woo|nome2=Shinkeun|cognome2=Kim|nome3=Jaeyeol|cognome3=Park|data=2019-03|titolo=Modeling of Lateral Migration Mechanism During the Retention Operation in 3D NAND Flash Memories|editore=IEEE|pp=261–263|lingua=inglese|accesso=2023-07-05|doi=10.1109/EDTM.2019.8731083|url=https://ieeexplore.ieee.org/document/8731083/}}</ref>.