Generic Array Logic: differenze tra le versioni

Versione delle 21:37, 5 nov 2023

Versione delle 22:33, 5 nov 2023

Riga 7:

La '''Generic Array Logic''' (in acronimo '''GAL'''), nell'[[elettronica digitale]], è una famiglia di [[Programmable Logic Device|dispositivi logici programmabili (PLD)]] usati per implementare [[circuito combinatorio|circuiti logici combinatori]].

A causa della loro stretta similarità vengono talvolta accomunati ai dispositivi PAL (''Programmable Array Logic'').<ref name="Napoli 2023">{{cita libro

|titolo = Progetto di circuiti digitali e implementazione su FPGA

|autore = Ettore Napoli

|paginapagine = 15-16

|editore = Società Editrice Esculapio

|città = Bologna

Riga 17:

}}</ref>

Il primo dispositivo PAL venne commercializzato nel 1978 dall'azienda [[Monolithic Memories]] come concorrente dei dispositivi [[Programmable Logic Array|PLA]], apparsi pochi anni prima.

Si tratta di un'evoluzione dei dispositivi PLA (''[[Programmable Logic Array]]'') creata dalla [[Lattice Semiconductor]] nella metà degli anni '80.<ref name=geraci1>{{Cita|Geraci|pag. 102|geraci}}.</ref>

In seguito la produzione venne ceduta ad aziende terze come [[National Semiconductor]], [[AMD]] e [[Texas Instruments]].<ref name="Napoli 2023"/>

Negli anni '80 la [[Lattice Semiconductor]] sviluppò una propria famiglia di PLD, innovando sulla ormai popolare tecnologia PAL. Il risultato furono i dispositivi GAL.<ref name=geraci1>{{Cita|Geraci|pag. 102|geraci}}.</ref>

==Architettura==

== Architettura ==

La struttura di una GAL è derivata da quella delle [[Programmable logic array|PLA]], più precisamente si tratta di PAL con l'aggiunta di dispositivi programmabili in uscita, detti [[output logic macrocell]] (OLMC).<ref name=geraci1/> La GAL è costituita da un piano logico programmabile, che consiste in una matrice di porte AND, programmabili tramite celle di memoria [[Programmable Read Only Memory]], collegata ad una serie di OR non programmabile. Le porte OR consentono quindi di guidare gli ingressi alle macrocelle, che costituiscono la logica di output del dispositivo.

Ogni uscita può avere fino ad otto porte AND, delle quali una è destinata alla gestione di un buffer bidirezionale di uscita. La tipologia di OLMC dei primi dispositivi, caratterizzati da 10 entrate ed 8 uscite, era fissata dal costruttore.