MOS 6502: differenze tra le versioni

Versione delle 00:20, 11 ago 2023

Versione delle 02:19, 22 nov 2023

Riga 101:

==Descrizione==

[[File:MOS6502.svg|thumb|Piedinatura del MOS 6502 (DIP40)]]

Il 6502 è un processore ad [[8 bit]] con un bus indirizzi a [[16 bit]], capace quindi di indirizzare direttamente fino a 64 KB di memoria. Internamente lavora alla stessa velocità impostata dal clock esterno, tipicamente da 1 a 2 [[Hertz|MHz]]: ad esempio, lo [[Zilog Z80]] divide internamente il clock esterno per 4. Nonostante il clock inferiore le sue prestazioni sono equiparabili a quelle di altre CPU con frequenze maggiori: ciò è dovuto alla particolare architettura interna adottata, basata su una [[pipeline dati|pipeline statica]] e sul fatto che opera con un ciclo a 2 fasi e non contando i cicli di clock. Come molte altre CPU dell'epoca, la [[logica NMOS]] del 6502 non è sequenziata da [[microcodice]] residente in [[Read-only memory|ROM]] ma usa per la decodifica e la sequenziazione delle istruzioni un [[Programmable Logic Array|PLA]] preprogrammato a livello maschera (che occupa circa il 15% della superficie del chip). Come altri microprocessori ad 8 bit, il 6502 esegue una limitata sovrapposizione delle operazioni di [[instruction fetch|fetch]] ed esecuzione delle istruzioni.

La bassa frequenza di clock riduceva i vincoli sulle velocità delle periferiche collegate alla CPU, dato che solo il 50% del ciclo di clock era disponibile per l'accesso alla memoria (a causa del progetto asincrono della CPU, questa percentuale varia molto tra le diverse versioni del chip). Ciò era importante in un periodo in cui le memorie affidabili avevano tempi di accesso nell'ordine dei 450-250 ns. Il 6502 era stato progettato per essere infatti semplice ed economico, ed abbassare i costi dell'intero sistema era un fattore molto importante per concorrere nei mercati degli home computer e delle console per videogiochi.