RISC-V: differenze tra le versioni

Versione delle 12:51, 4 dic 2023

Versione delle 12:51, 4 dic 2023

Riga 1:

{{S|sistema operativo}}

[[File:RISC-V-logo.svg|thumb|upright=1.5|Logo dell'azienda produttrice]]

Il '''RISC-V''' (pronunciato: «''risc-five''»<ref>{{Cita|Waterman e Asanović|p. 1}}.</ref>) è uno [[standard aperto]] di [[Instruction set|insieme di istruzioni]] (ISA, dall'[[Lingua inglese|inglese]] ''instruction set architecture'') basato sul principio ''[[reduced instruction set computer]]'' (RISC). A differenza di molti altri ISA, il RISC-V è pubblicato sotto [[Licenza open source|licenza ''open source'']], pertanto non richiede l'acquisto di una licenza per essere utilizzato. Molte aziende offrono o hanno annunciato [[hardware]] basato su questo standard, alcuni [[Sistema operativo|sistemi operativi]] ''[[open source]]'' sono disponibili e l'insieme d'istruzioni è supportato da diversi ''[[toolchain]]''.

Il progetto è iniziato nel 2010 all'[[Università della California - Berkeley]], ma molti contributori sono volontari non affiliati all'istituto.<ref>{{Cita web|url=https://riscv.org/contributors/|titolo=Contributors|sito=RISC-V International|lingua=en|accesso=13 aprile 2020|urlarchivio=https://web.archive.org/web/20180613234241/https://riscv.org/contributors/|dataarchivio=13 giugno 2018|urlmorto=sì}}</ref> A differenza di altri design accademici, generalmente ottimizzati per la pura semplicità d'esposizione, i progettisti di questo standard hanno permesso che possa essere utilizzato per computer pratici.

A giugno 2019, le versioni 2.2 dello ''user-space'' dell'ISA<ref>{{Cita|Waterman e Asanović}}.</ref> e 1.1 dell'ISA privilegiato<ref name=":0">{{Cita web|url=https://riscv.org/specifications/privileged-isa/|titolo=Privileged ISA Specifications|sito=RISC-V International|lingua=en|accesso=13 aprile 2020|dataarchivio=26 agosto 2018|urlarchivio=https://web.archive.org/web/20180826095957/https://riscv.org/specifications/privileged-isa/|urlmorto=sì}}</ref> sono [[Congelamento (software)|congelate]], permettendo il proseguimento dello sviluppo di [[hardware]] e [[software]]. È disponibile la bozza della specifica di debug, alla versione 0.3.<ref name=":0" />

== Fondamenti logici ==

[[File:Yunsup_Lee_holding_RISC_V_prototype_chip.jpg|alt=|miniatura|Prototipo di un processore RISC-V, gennaio 2013]]

Riga 7 ⟶ 14:

== Storia ==

Il concetto di [[Reduced instruction set computer|RISC]] risale al 20231980.<ref>{{Cita|Patterson e Ditzel 1980}}.</ref> Prima di allora si sapeva che computer più semplici avrebbero potuto essere efficaci, ed era da sempre argomento di interesse accademico, ma i principi della loro progettazione non erano descritti in dettaglio. Gli studiosi idearono l'[[Instruction set|insieme di istruzioni]] RISC [[DLX (informatica)|DLX]] per la prima edizione di ''Computer Architecture: A Quantitative Approach'' nel 1990.

La storia completa del RISC-V è stata pubblicata sul sito di RISC-V International.<ref>{{Cita web|url=https://riscv.org/risc-v-history/|titolo=RISC-V History|sito=RISC-V International|lingua=en|accesso=13 aprile 2020}}</ref>