Cell (processore): differenze tra le versioni

Versione delle 11:54, 13 mar 2024

Versione delle 20:12, 8 apr 2024

Riga 9:

Sebbene Cell possa avere molte configurazioni, la versione base prevede un'unità chiamata ''Power Processing Element'' (''PPE'') e 8 unità "Synergistic Processing Element" ("SPE"). L'unità PPE non è il processore primario; il suo compito è quello di controllare e sincronizzare le unità SPE che dovranno eseguire la maggior parte delle computazioni.

Il PPE è un insieme di chip che comprende un PXU, cioè un'unità logica di elaborazione per operazioni in virgola fissa e [[Numero in virgola mobile|virgola mobile]], e contiene in aggiunta i registri SIMD (in totale ha 32 registri a 128 bit), 2 [[CPU cache|cache]] L1 ambedue di 32KkB (una per dati e l'altra per il codice), e inoltre possiede anche una cache L2 unificata per dati e codice, grande 512kB. Può accedere direttamente alla memoria principale tramite [[Direct Memory Access|DMA]]. Questa unità inoltre può elaborare 2 [[Thread (informatica)|thread]] simultaneamente (l'insieme tra PXU e cache L1 è il PPU)<ref>che significa?</ref>{{Chiarire}}. La SPE è un insieme di chip che comprende un SXU, cioè un'unità logica formata da due [[Pipeline dati|pipeline]] concorrenti, una per il prefetching dei dati e l'altra per l'elaborazione in virgola fissa e [[Numero in virgola mobile|virgola mobile]]; tuttavia hanno solo registri SIMD unificati (128 a 128bit)<ref>che significa?</ref>{{Chiarire}}. Possiede inoltre una LS o Local Storage, di 256kB ad alta velocità ed è l'unica memoria a cui la SXU può accedere; infatti, se essa ha bisogno di un'informazione dalla memoria principale, interviene un altro chip contenuto nella SPE, il cosiddetto MCF (Memory Flow Controller) che ha il compito di portare dalla memoria principale (tramite DMA) o eventualmente anche dalle altre LS, l'informazione alla sua LS. (L'insieme tra SXU e LS è la SPU)<ref>che significa?</ref>{{Chiarire}} inoltre le SPE elaborano un solo thread ma molto più velocemente dei normali PPE.

I processori comunicano fra loro per mezzo dell'EIB (Element Interconnect Bus), che lavora alla metà della [[frequenza]] del processore e comunicano con l'esterno con il [[Bus (informatica)|bus]] FlexIO a 6,4&nbsp;GHz (ma la frequenza è variabile, ad esempio, quello del Cell integrato nella Playstation 3 lavora a 5&nbsp;GHz) e con la memoria attraverso un bus XDR ([[Extreme Data Rate]]) a 3,2&nbsp;GHz: sia FlexIO che XDR si basano su tecnologie di [[rambus]] e sono gestiti da controller integrati nel chip. Grazie ad un accordo stipulato con Rambus nel [[2003]], le memorie XDR DRAM che equipaggiano i dispositivi basati sull'architettura Cell vengono prodotte direttamente da Sony e Toshiba.