CMOS: differenze tra le versioni

Versione delle 00:40, 5 gen 2024

Versione delle 17:33, 20 apr 2024

Riga 1:

{{nota disambigua|il sensore d’immagine|Sensore CMOS}}

{{F|componenti per computer|arg2=elettronica|marzo 2013|Nessuna fonte}}

[[File:CMOS inverter.svg|miniaturathumb|341x341pxupright=1.0|Circuito semplificato dell'[[invertitore]] a tecnologia CMOS]]

Il '''CMOS''' ([[acronimo]] di ''complementary metal-oxide semiconductor'') è un tipo di tecnologia utilizzata in [[elettronica digitale]] per la progettazione di [[circuito integrato|circuiti integrati]], alla cui base sta l'uso dell'[[invertitore]] a [[transistor]] [[MOSFET]].

Riga 14 ⟶ 15:

=== Caratteristiche ===

[[File:Cmos impurity profile.PNG|thumb|left|upright=0.8|Sezione trasversale di due transistor in una porta CMOS|333x333px]]

[[File:CMOS fabrication process.svg|thumb|upright=0.758|Processo semplificato di microfabbricazione.<br/>NB: i contatti di ''gate'', ''source'' e ''drain'' non sono realmente sullo stesso piano, e il diagramma non è in scala.]]

Uno dei principali vantaggi della logica CMOS è di avere una potenza statica dissipata idealmente nulla: questa caratteristica è dovuta alla [[complementarità]] del [[pull-down]] (n-Mos) e del [[pull-up]] (p-Mos); ossia, quando è acceso il pull-up, è spento il pull-down, e viceversa.

Riga 39 ⟶ 40:

=== Potenza di cortocircuito ===

[[File:Pot dinamica media(Vi,Id,t).jpg|thumb|upright=1.4|Grafico della <math>V_i</math> e <math>I_d</math> rispetto al tempo della logica CMOS]]

Trascurando la capacità parassita <math>C_l</math> e consideriamo un segnale di ingresso che comprenda un fronte di salita e uno di discesa, tenendo presente il ritardo di propagazione (<math>t_r</math> e <math>t_f</math> sono non nulli).

Dall'istante <math>t_a</math> a <math>t_c</math> e da <math>t_d</math> a <math>t_f</math> la corrente non è nulla in quanto sia il PU che il PD sono accesi.

Quindi la potenza avrà un valore non nullo in quei punti; ricordiamo che la potenza dinamica è:

[[File:Pot dinamica media(Vi,Id,t).jpg|thumb|upright=1.4|Grafico della <math>V_i</math> e <math>I_d</math> rispetto al tempo della logica CMOS]]

:<math>P_d = V_{dd} \, I_d \ </math>

Quindi calcoliamo la [[potenza attiva]]:

Riga 73 ⟶ 76:

:<math>\langle P_d \rangle = \beta * t_r * \frac {V_{dd}^3}{12 T} \left [ 1 - \frac {2V_{tn}}{V_{dd}} \right ]</math>

[[File:Pot dinamica media(Vo,Vi,Id).jpg|thumb|upright=1.4|Grafico della <math>V_o</math> e <math>I_d</math> rispetto a <math>V_i</math> della logica CMOS]]

Facendo l'ipotesi <math>V_{dd}>>V_{tn}</math>

:<math>\langle P_d \rangle = \beta * t_r * \frac {V_{dd}^3}{12T} </math>

[[File:Pot dinamica media(Vo,Vi,Id).jpg|thumb|upright=1.4|Grafico della <math>V_o</math> e <math>I_d</math> rispetto a <math>V_i</math> della logica CMOS]]

Nota: Dipende:

Riga 94 ⟶ 98:

:<math>\langle P_d \rangle = P_n + P_p + P_c = P_n + P_p \ </math>

== Note ==

<references />