Uniform Memory Access: differenze tra le versioni

Versione delle 19:39, 16 feb 2024

Versione attuale delle 16:08, 23 apr 2024

Riga 2:

Nell'architettura UMA ogni processore può usare una cache privata. Le periferiche sono inoltre condivise tramite vari meccanismi. Il modello UMA è utilizzabile per sistemi general purpose ed applicazioni time sharing multiutente. Può anche essere utilizzato per accelerare il tempo di esecuzione di un unico programma di grandi dimensioni nel caso di applicazioni [[sistema real-time|time-critical]].<ref>Advanced Computer Architecture, Kai Hwang, ISBN 0-07-113342-9</ref>

== Tipi di architettura UMA ==

Esistono tre tipi di implementazione di questa architettura:

* UMA tramite [[sistema multiprocessore simmetrico]] (SMP) bus-based;

Riga 8:

* UMA tramite [[multistage interconnection networks]].

== hUMA ==

Nell'aprile 2013, il termine hUMA (''heterogeneous uniform memory access'') appare in materiali promozionali di [[AMD]] in riferimento a [[CPU]] e [[Graphics Processing Unit|GPU]] che condividono la stessa memoria di sistema tramite viste [[memoria cache#Coerenza della cache (Cache Coherency)|cache coherent]]. I vantaggi includono un modello di programmazione più semplice e minori operazioni di copia dei dati tra pool di memoria separati.<ref>Peter Bright. [https://arstechnica.com/information-technology/2013/04/amds-heterogeneous-uniform-memory-access-coming-this-year-in-kaveri/ AMD's "heterogeneous Uniform Memory Access" coming this year in Kaveri], Ars Technica, April 30, 2013.</ref>