PowerPC A2: differenze tra le versioni

Versione delle 13:02, 1 mag 2024

Versione delle 02:17, 22 giu 2024

Riga 12:

[[commutazione di contesto]] dei thread, una rete di [[interconnessione toroidale]] 5D e un I/O a 10 Gbit. Ogni core possiede inoltre una [[Floating Point Unit|FPU]] a 4 pipeline capace di elaborare 8 [[istruzioni per ciclo]] di clock, che può essere usata per eseguire normali operazioni scalari, istruzioni [[Single instruction multiple data|SIMD]] a 4 operandi o istruzioni SIMD a 2 operandi su numeri complessi.

I core sono collegati tramite un [[Sistema pentaconta|crossbar switch]], operante alla metà della velocità dei core, a una [[CPU cache|cache L2]] da 32 MB [[eDRAM]]. Un chip Blue Gene/Q ha due controller [[DDR3]] funzionanti a 1,33&nbsp;GHz, capaci di supportare fino a 16 GB RAM.<ref>{{Cita web | titolo=US commissions beefy IBM supercomputer | editore=IDG News Service | autore=Joab Jackson | data=8 febbraio 2011 | url=http://www.itworld.com/hardware/136215/us-commissions-beefy-ibm-supercomputer | accesso=25 giugno 2012 | dataarchivio=10 novembre 2012 | urlarchivio=https://web.archive.org/web/20121110031746/http://www.itworld.com/hardware/136215/us-commissions-beefy-ibm-supercomputer | urlmorto=sì }}</ref><ref>{{Cita web | titolo=IBM’s BlueGene/Q Super Chip Grows 18th Core |sito=insideHPC.com| data=26 agosto 2011 | url=http://insidehpc.com/2011/08/26/ibms-bluegeneq-super-chip-grows-18th-core/}}</ref>

Il Blue Gene/Q utilizza 16 core per il calcolo e uno dedicato al funzionamento del [[sistema operativo]]. Quest'ultimo core si occupa degli [[interrupt]], dell'I/O asincrono, delle comunicazioni [[Message Passing Interface|MPI]], delle funzionalità [[Reliability, Availability and Serviceability|RAS]] e può essere utilizzato per il calcolo in caso di problemi ad uno degli altri 16 core. Il diciottesimo core è di scorta e utilizzato solo nel caso in cui uno degli altri risultasse difettoso in produzione o dovesse danneggiarsi durante il funzionamento.