Explicitly parallel instruction computing: differenze tra le versioni

Versione delle 02:07, 13 ago 2008

Versione delle 10:02, 17 set 2008

Riga 53:

:Al fine di non dover includere strutture di [[ridenominazione dei registri]] l'architettura include 128 registri per gli interi e 128 registri per i numeri in virgola mobile.

*Indipendenza dall'architettura:

:Al fine di eliminare uno dei maggiori vincoli delle architetture VLIW, EPIC è un 'architettura pienamente VLIW senza cicli di ritardo. Ogni gruppo di istruzioni viene chiamato ''bundle''. Ogni bundle contiene al suo interno oltre alle istruzioni anche delle informazioni aggiuntive che specificano se i risultati del bundle servono a un bundle successivo. Queste informazioni sono utilizzate del processore per gestire in parallelo i vari bundle. Le dipendenze dei bundle sono calcolate dal compilatore in modo da non occupare transistor del processore. I bundle sono di 128 bit mentre ogni istruzione è di 41 bit e i bit di gestione dei bundle sono 5.

*Predizione dei salti

:Otto registri per la predizione delle diramazioni, i registri permettono all'unità di prevedere salti multipli e salti annidati