Cell (processore): differenze tra le versioni

Versione delle 13:42, 13 gen 2006

Versione delle 13:45, 13 gen 2006

Riga 1:

'''Cell''' è una tipologia di [[CPU|processori]] sviluppati da [[IBM]] in cooperazione con [[Sony]] e [[Toshiba]]. La famiglia di processori Cell è sviluppata per permetterne un utilizzo quasi universale. Questi nuovi processori dovrebbero essere in grado di coprire i mercati che vanno dalle applicazioni dedicate ([[embedded]]) fino al mercato dei [[mainframe]]. I processori sono progettati per utilizzare la [[Calcolo parallelo|computazione parallela]] e la Sony prevede di utilizzarli per la sua nuova console, la [[Playstation_3|PlayStation 3]].

Sebbene Cell possa avere molte configurazioni la configurazione base prevede un unità chiamata ''Processing Element'' (''PE'') e otto unità "Synergistic Processing Units" ("SPU"). L'unità PE è basata sull'architettura [[POWER]], capace di elaborare 2 [[thread]] contemporaneamente ed è la stessa architettura che fornisce la base dei processori utilizzati da [[Apple]] e da altri. L'unità PE non è il processore primario, il suo compito è controllare e sincronizzare la unità SPU che dovranno eseguire la maggior parte delle computazioni.

Ogni SPU eè un processore vettoriale a 128 bit [[VLIW]], ha una dimensione di 2,5 x 5,8 mm, è in grado anch'esso di eseguire 2 istruzioni simultaneamente ed è dotato di 256 Kbyte di memoria locale a alta velocità. Questa memoria è visibile alla PE in modo che questa possa caricarvi dati o programmi. Ogni SPU è in grado di accedere alla memoria locale di un'altra SPU rapidamente e quindi quando una SPU ha completato delle elaborazioni un'altra SPU può prelevare i dati per successive elaborazioni. Si potrebbe immaginare per esempio nel caso di un lettore di [[DVD]] avanzato che una SPU effettui una prima decodifica dei dati, la seconda SPU provveda a adattare l'immagine alla risoluzione dello schermo mentre una terza SPU preleva i dati dalla memoria della prima SPU e decodifichi l'[[audio digitale]] adattandolo all'impianto audio disponibile. Ovviamente tutta la gestione e la sincronizzazione delle SPU viene effettuata dall'unità PE.

I core comunicano fra loro per mezzo di un bus FlexIO a 6,4 GHz e con la memoria attraverso un bus [[XDR]] (Extreme Data Rate) a 3,2 GHz: entrambi si basano su tecnologie di [[Rambus]] e sono gestiti da controller integrati nel chip. Grazie ad un accordo stipulato con Rambus nel [[2003]], le memorie XDR DRAM che equipaggeranno i dispositivi Cell-based verranno prodotte direttamente da Sony e Toshiba. Ogni SPU dovrebbe quindi essere in grado di generare 32 [[Flops|GFLOPS]] di potenza e di conseguenza, nel complesso, le 8 SPU dovrebbero generare 256 GFLOPS. La potenza di calcolo dell'unità PE [[VMX]] non è ben specifica ma dovrebbe essere di circa 32 GFLOPS.

Sotto molti punti di vista Cell assomiglia all'architettura sviluppate da [[Seymour Cray]] ma al contrario. Mentre nel CDC 6600 vi era un'unità di calcolo molto veloce e un gruppo di unità più lente dedicate alla gestione e memorizzazione dei dati nell'architettura del Cell l'approccio è opposto. Nel Cell vi è un'unità di gestione e un gruppo di unità veloci dedicate all'elaborazione dei dati. Questa architettura ritiene problematico l'elaborazione dei dati e non il loro recupero dalla memoria centrale.

Guardando l'architettura da un altro punto di vista Cell assomiglia a un moderno Computer da tavolo con un solo processore. Le moderne schede grafiche sono dotate di un unità di elaborazione e di molte unità dedicate alle gestione della grafica poligonale. Queste unità dispongono di un accesso alla memoria molto rapido e spesso sono in grado di condividere delle zone di memoria. Cell estende questa architettura, le unità SPU sono molto più flessibili e potenti delle unità dedicate all'elaborazione dei poligoni e la loro possibilità di comunicazione e sincronizzazione è notevolmente superiore a quella di qualsiasi scheda grafica. Non stupisce quindi che Cell venga utilizzata nella PlayStation 3 per realizzare la più potente accoppiata CPU scheda grafica che una console abbia mai visto.

L'architettura di Cell prevede l'incorporazione di più elementi base (1 PE più 8 GPUSPE) in un solo chip. IBM ha presentato il brevetto di un'unità formata da quattro unità base in grado di sviluppare in teoria 1 Teraflop. Non è chiaro quante unità base verranno incluse nella PlayStation 3 o nei chip per computer.

Le prime versioni di Cell per [[server blade]] sono state rilasciate ad inizio [[2006]] con un [[Clock]] di 2,4 Ghz sebbene inizialmente la IBM avesse ipotizzato una vendita iniziale di versioni con un clock molto maggiore, sui 4 o 5 Ghz, questo poichè nei laboratori i ricercatori sono riusciti a spingere questa architettura fino a 5.2 Ghz, anche se pare che le rese roduttive di questo chip non permettano allo stato attuale una commercializzazione a queste frequenze. Secondo Sony i primi processori Cell verranno prodotti con il processo di IBM a 90 nanometri sebbene la piena operatività si avrà con futuro processo di Sony a 65 nanometri e con la possibilità di utilizzare il processo a 45 nanometri che verrà sviluppato nella fabbrica di Nagasaki per la PlayStation 3 se sarà necessario. Attualmente Sony utilizza un processo a 90 nanometri per produrre il chip GS/EE utilizzato dall'unità PlayStation2/DVR disponibile solo in [[Giappone]].