Convertitore analogico-digitale: differenze tra le versioni

Versione delle 08:31, 6 set 2010

Versione delle 21:31, 27 set 2010

Riga 1:

[[ImmagineFile:Ad_wandler.jpg|thumb|Convertitore AD su [[Universal Serial Bus|USB]]]] '''Analog to Digital Converter''' ('''ADC'''), in italiano '''convertitore [[analogico]]-[[Digitale (informatica)|digitale]]''', è un [[circuito elettronico]] in grado di convertire un segnale Analogico con andamento continuo (ad es. una [[Differenza di potenziale|tensione]]) in una serie di valori discreti (vedi teoria sulla [[conversione analogico-digitale]]). Il convertitore digitale-analogico o [[Convertitore digitale-analogico|DAC]] compie l'operazione inversa.

== Risoluzione ==

La [[risoluzione]] di un ADC indica il numero di valori discreti che può produrre. È usualmente espressa in [[Bit (informatica)|Bit]]. Per esempio, un ADC che codifica un ingresso analogico in 256 livelli discreti ha una risoluzione di [[8 bit]], essendo 2⁸ = 256.

La risoluzione può anche essere definita elettricamente, ed espressa in [[volt]]. La risoluzione in volt di un ADC è uguale alla minima differenza di potenziale tra due segnali che vengono codificati con due livelli distinti adiacenti. Alcuni esempi possono aiutare:

* Esempio 1:

** Range compreso tra 0 e 10 volt

** Risoluzione dell'ADC di 12 bit: 2¹² = 4096 livelli di [[Quantizzazione (elettronica)|quantizzazione]]

** La differenza di potenziale tra due livelli adiacenti è 10 [[Volt|V]] / 4096 = 0,00244 V = 2,44 [[Milli (prefisso)|m]]V

* Esempio 2:

** Range compreso tra -10 e 10 volt

** Risoluzione dell'ADC di 14 bit: 2¹⁴ = 16384 livelli di quantizzazione

** La differenza di potenziale tra due livelli adiacenti è 20 V / 16384 = 0,00122 V = 1,22 mV

Nella pratica, la risoluzione di un convertitore è limitata dal [[rapporto segnale/rumore]] (''S/N ratio'') del segnale in questione. Se è presente troppo rumore all'ingresso analogico, sarà impossibile convertire con accuratezza oltre un certo numero di bit di risoluzione. Anche se l'ADC produrrà un valore, questo non sarà accurato essendo i bit meno significativi funzione del rumore e non del segnale. Il rapporto S/N dovrebbe essere di circa 6 [[decibel|dB]] per bit.

Riga 18:

La maggior parte degli ADC sono lineari, il che significa che sono progettati per produrre in uscita un valore che è funzione lineare del segnale di ingresso. Un altro tipo comune di ADC è quello logaritmico, che è usato in sistemi di comunicazioni vocali per aumentare l'entropia del segnale digitalizzato.

L'istogramma di un segnale vocale ha la forma di due curve esponenziali inverse, e l'ADC non lineare cerca di approssimare questo con una [[Funzione (matematica)|funzione]] di [[Funzione di densità di probabilità|densità di probabilità]] [[Quadrato (algebra)|quadrata]] come [[a-law]] o [[mu-law|μμ-law]], funzioni [[Logaritmo|logaritmiche]]. Il [[Segnale elettrico|segnale]] distorto ha un [[range dinamico]] inferiore, e la sua quantizzazione aggiunge meno [[Rumore (elettronica)|rumore]] al segnale originale rispetto a quanto farebbe un quantizzatore lineare con la stessa risoluzione in bit.

L'accuratezza dipende dall'errore della conversione. Questo errore è formato da due componenti: un errore di [[quantizzazione (elettronica)|quantizzazione]] e un errore di ''non-linearità'' (o infedeltà alla curva desiderata nel caso di ADC volutamente non-lineari). Questi errori sono misurati con un'unità chiamata [[Ordine dei bit|LSB]] (''less significant bit'' = bit meno significativo) ed indica fino a che punto i bit rappresentano segnale e quanti siano solo rumore. In un ADC a 8 bit, un errore di 1 LSB è pari ad un errore di 1/256 ossia circa del 0,4%; è un modo per dire che l'ultimo bit è causale. In un ADC a 16 bit con un errore di 4 LSB significa che l'errore risulterà pari a 4/(2¹⁶) ossia 0,006%.

Riga 31:

Il '''segnale analogico''' è tempo-continuo ed è necessario convertirlo in un flusso di valori discreti. È quindi necessario definire una [[frequenza]] alla quale campionare i valori discreti del segnale analogico. Questa frequenza è chiamata ''sampling rate'' (frequenza di campionamento) del convertitore.

L'idea chiave è che un segnale di [[Larghezza di banda|banda]] limitata che varia con continuità può essere campionato e poi riprodotto esattamente dai valori tempo discreti con un algoritmo di [[Interpolazione (matematica)|interpolazione]] se la frequenza di campionamento è almeno pari al doppio della banda del segnale ([[Teorema_del_campionamento_di_NyquistTeorema del campionamento di Nyquist-Shannon|Teorema di Nyquist-Shannon]]). L'accuratezza tuttavia è limitata dall'errore di quantizzazione.

Poiché nella pratica un ADC non può effettuare una conversione istantanea, il valore d'ingresso deve necessariamente rimanere costante durante il tempo in cui il convertitore esegue la conversione (chiamato ''tempo di conversione'' o '''''conversion time'''''). Un circuito d'ingresso chiamato [[sample and hold|sample/hold]] svolge questo compito - spesso si usa un [[Condensatore (elettrotecnica)|condensatore]] per immagazzinare la tensione del segnale in [[input]] e un interruttore elettronico per disconnettere il condensatore dall'ingresso. Molti ADC realizzati su circuiti integrati realizzano il sottosistema di ''[[Sample and hold|sample/hold]]'' internamente.

Riga 41:

== Dither ==

[[ImmagineFile:Esempio_di_signal_dithering.png|thumb|Dithering di un segnale costante]]

Il [[dithering]] consiste nell'introdurre artificialmente del rumore nel segnale di ingresso al fine di migliorare la qualità di conversione superando la limitazione di una risoluzione finita. Anche se può sembrare assurdo che del rumore possa migliorare la qualità si può mostrare come questo sia vero con un semplice esempio numerico. Supponiamo che il segnale di ingresso sia sempre pari e costante al valore di 0,34 Volt e che il nostro convertitore abbia una risoluzione di 0,1 volt. In assenza di rumore il segnale sarà campionato e approssimato come una sequenza di valori pari a 0,3 V, il livello più vicino del quantizzatore. Se invece sommiamo del [[rumore bianco]], cioè un segnale con valore medio nullo, con una varianza pari a 0,1 V (pari alla risoluzione del convertitore, 1LSB) avremo che il segnale oscillerà ora tra 0,24 V e 0,44 V con il risultato che i campioni avranno i valori di 0,2, 0,3 o 0,4 Volt. Per le proprietà statistiche del rumore, il valor medio dei campioni, invece di 0,3 volt, sarà di 0,34 V: in pratica il rumore ha annullato l'errore medio.

Osservando la figura, è chiaro come l'errore in assenza di dither si sommi nel tempo essendo le due linee spesse parallele mentre la linea sottile, oscillando attorno al valore esatto, lo approssima in valor medio sempre di più al passare del tempo.

== Strutture ADC ==

In elettronica ci sono cinque modi comuni di implementare un ADC:

Riga 57:

* Un '''ADC a doppia rampa''' ''(Dual Slope)'' (o ad integrazione) produce un segnale a dente di sega che sale, per poi cadere velocemente a zero. Il segnale di ingresso viene integrato facendo salire la rampa mentre un contatore segna il tempo. Quando la rampa raggiunge un livello noto il conteggio termina e indica il valore quantizzato del segnale. Questo tipo di ADC è sensibile alla temperatura poiché può alterare il clock usato per segnare il tempo o alterare il voltaggio di riferimento per la rampa e deve essere ricalibrato spesso.

* Un '''ADC a pipeline''' (noto anche come '''subranging quantizer''') è simile al ADC ad approssimazioni successive ma invece di individuare un bit alla volta individua un blocco di bit; in un primo passo avviene una conversione grezza del segnale che viene poi riconvertito da un DAC; quindi si quantizza la differenza tra il segnale originario e quello campionato, eventualmente si può procedere a quantizzazioni sempre più fini con passi successivi. Se ad esempio supponiamo di avere un quantizzatore a 4-bit che operi con un range di [0÷2,56 V] (quindi con una risoluzione di 0,16 V) e un altro quantizzatore a 4-bit che operi però tra [0 V ÷ 0,16 V] con una risoluzione di 0,01 V. Dopo aver quantizzato il segnale di ingresso con il primo quantizzatore la differenza tra il segnale quantizzato e quello di ingresso sarà al massimo quello della risoluzione, e può essere letto dal secondo quantizzatore. Se il segnale di ingresso era pari a 2.50 V, il primo campionatore indentificherà il livello 15 (1111 in binario), che corrisponde ad un valore di 2,40 V, la differenza di 1,0 V viene quantizzata dal secondo con il livello 10 (1010 in binario); unendo i codici si ottiene 1111 1010 ossia un valore a 8 bit.

== Voci correlate ==

Riga 66:

* [[Adc0804]]

== Collegamenti esterni ==

* [http://www.atmel.com/dyn/resources/prod_documents/doc8003.pdf Nota applicativa sul miglioramento della conversione mediante ''dithering'']

* [https://www.silabs.com/Support%20Documents/TechnicalDocs/an118.pdf Migliorare la risoluzione di un sistema di conversione AD tramite la tecnica di sovracampionamento e media]

* [http://www.analog.com/static/imported-files/tutorials/MT-003.pdf Descrizione dei principali parametri che quantificano la bontà di un sistema di conversione AD (SINAD, ENOB, SNR, THD, THD + N, SFDR)]

[[Categoria:Dispositivi elettronici]]

[[ar:محولمبدل تماثلي رقمي]]

[[bg:Аналогово-цифров преобразувател]]

[[ca:Convertidor analògic-digital]]