Generic Array Logic: differenze tra le versioni

Versione delle 21:01, 12 dic 2010

Versione delle 23:28, 12 dic 2010

Riga 1:

[[File:MMI PAL 16R6.jpg|thumb|PAL 16R6 della MMI in versione 20-pin DIP|200px|thumb|right]]

{{S|ingegneria|elettronica}}

[[Image:Programmable Logic Device.svg|thumb|200px|Gli elementi programmabili connettono sia gli ingressi che i loro complementari alle porte AND, collegate a loro volta ad una porta OR.]]

[[File:MMI PAL 16R6.jpg|thumb|PAL 16R6 della MMI in versione 20-pin DIP]]

[[Image:22V10 Block Diagram.jpg|Schema della AMD 22V10|200px|thumb|right]]

[[Image:AMD 22V10 Macrocell.jpg|Macrocella della AMD 22V10|200px|thumb|right]]

In [[elettronica digitale]], una '''Programmable Array Logic ''', ovvero '''matrice logica programmabile''', spesso abbreviato in '''PAL''', è un [[Programmable Logic Device|dispositivo logico programmabile]] usato per implementare [[circuito combinatorio|circuiti logici combinatori]].<br>

Si tratta di un dispositivo ideato dalla società [[Monolithic Memories]], ora acquisita da [[AMD]], ed è un'evoluzione del [[Programmable Logic Array]]. Il dispositivo è dotato di soluzioni architetturali più avanzate rispetto al PLA, e si differenzia inoltre per il fatto che la serie di porte OR non è programmabile.<ref>{{Cita|Geraci|pag. 100|geraci}}</ref>

==Architettura==

La struttura di una PAL, derivata da quella delle [[Programmable logic array|PLA]], è basata sul fatto che qualsiasi funzione logica può essere descritta tramite somme di prodotti logici. Un dispositivo PAL presenta una matrice d'ingresso costituita da porta [[Algebra_di_Boole#AND|AND]] collegate ad una serie di [[Algebra_di_Boole#OR|OR]] le cui uscite sono indirizzate sui [[Piedino (elettronica)|pin]] d'uscita del dispositivo. La matrice delle AND è programmabile e, pertanto, consente di effettuare il prodotto logico con qualsiasi combinazione di ingressi primari.

La struttura di una PAL è derivata da quella delle [[Programmable logic array|PLA]], ed è costituita da un piano logico programmabile e da macrocelle logiche in uscita. Il piano logico programmabile è una matrice di [[Programmable Read Only Memory]] che consente di guidare gli ingressi alle macrocelle; le quali sono insiemi configurabili di porte logiche detti [[output logic macrocell]] (OLMC), e costituiscono la logica di output del dispositivo.

Ogni uscita può avere fino ad otto porte AND, delle quali una è destinata alla gestione di un buffer bidirezionale di uscita, e la tipologia di OLMC dei primi dispositivi, caratterizzati da 10 entrate ed 8 uscite, era fissata dal costruttore.

La rigidità dell'apparato di output portò la [[AMD]], nel giugno del 1983, ad introdurre il dispositivo 22V10, dotato di 24 pin e 10 macrocelle in uscita,<ref name = "22V10 Data Sheet">{{ Cite book | date =June 1983 | title =AmPAL 22V10 Advanced Information | publication-place =Sunnyvale CA | publisher =Advanced Micro Devices | id =04126A-PLP}} Note: This is the data sheet published by AMD when the AmPAL 22V10 was introduced.</ref> ognuna delle quali può essere configurata dall'utilizzatore. Tale dispositivo rimpiazzò quasi tutti i PAL esistenti allora.

==Note==