Generic Array Logic: differenze tra le versioni

Contenuto cancellato Contenuto aggiunto
Nessun oggetto della modifica
Nessun oggetto della modifica
Riga 1:
[[File:Lattice GAL 16V8.jpg|Due modelli di GAL|200px|thumb|right]]
[[Image:Programmable Logic Device.svg|thumb|200px|Gli elementi programmabili connettono sia gli ingressi che i loro complementari alle porte AND, collegate a loro volta ad una porta OR.]]
[[Image:22V10 Block Diagram.jpg|Schema della AMD 22V10GAL22V10|200px|thumb|right]]
[[Image:AMD 22V10 Macrocell.jpg|Macrocella della AMD 22V10GAL22V10|200px|thumb|right]]
In [[elettronica digitale]], una '''Generic Array Logic ''', spesso abbreviato in '''GAL''', è un [[Programmable Logic Device|dispositivo logico programmabile]] usato per implementare [[circuito combinatorio|circuiti logici combinatori]].<br>
Si tratta di un dispositivo ideato dalla società [[Monolithic Memories]], ora acquisita da [[AMD]], ed è un'evoluzione del [[Programmable Logic Array]], più precisamente del PAL.
 
==Architettura==
La struttura di una GAL è derivata da quella delle [[Programmable logic array|PLA]], ed: è costituita da un piano logico programmabile e dadispone di macrocelle logiche in uscita. Il piano logico programmabile è una matrice di [[Programmable Read Only Memory]] che consente di guidare gli ingressi alle macrocelle; le quali sono insiemi configurabili di porte logiche detti [[output logic macrocell]] (OLMC), e costituiscono la logica di output del dispositivo.
Ogni uscita può avere fino ad otto porte AND, delle quali una è destinata alla gestione di un buffer bidirezionale di uscita, e la tipologia di OLMC dei primi dispositivi, caratterizzati da 10 entrate ed 8 uscite, era fissata dal costruttore.