Generic Array Logic: differenze tra le versioni

Versione delle 00:07, 13 dic 2010

Versione delle 00:43, 13 dic 2010

Riga 7:

==Architettura==

La struttura di una GAL è derivata da quella delle [[Programmable logic array|PLA]]:, èpiù costituitaprecisamente dasi untratta pianodi logicoGAL programmabilecon e disponel'aggiunta di macrocelledispositivi logicheprogrammabili in uscita, detti [[output logic macrocell]] (OLMC). IlLa GAL è costituita da un piano logico programmabile, èche consiste in una matrice di porte AND, programmabili tramite celle di memoria [[Programmable Read Only Memory]], checollegata consentead diuna guidareserie glidi ingressiOR allenon macrocelle;programmabile. leLe qualiporte sonoOR insiemiconsentono configurabiliquindi di porteguidare logichegli dettiingressi [[outputalle logic macrocell]] (OLMC)macrocelle, eche costituiscono la logica di output del dispositivo.

Ogni uscita può avere fino ad otto porte AND, delle quali una è destinata alla gestione di un buffer bidirezionale di uscita,. e laLa tipologia di OLMC dei primi dispositivi, caratterizzati da 10 entrate ed 8 uscite, era fissata dal costruttore.

La rigidità dell'apparato di output portò la [[AMD]], nel giugno del 1983, ad introdurre il dispositivo 22V10, dotato di 24 pin e 10 macrocelle in uscita,<ref name = "22V10 Data Sheet">{{ Cite book | date =June 1983 | title =AmPAL 22V10 Advanced Information | publication-place =Sunnyvale CA | publisher =Advanced Micro Devices | id =04126A-PLP}} Note: This is the data sheet published by AMD when the AmPAL 22V10 was introduced.</ref> ognuna delle quali può essere configurata dall'utilizzatore. Tale dispositivo rimpiazzò quasi tutti i PAL esistenti allora.