Cell (processore): differenze tra le versioni

Versione delle 09:29, 19 ott 2011

Versione delle 18:36, 4 nov 2011

Riga 12:

Il PPE è un insieme di chip che comprende un PXU cioè un'unità logica di elaborazione per Fixed e [[Numero in virgola mobile|Floating point]] e in aggiunta i registri SIMD (in totale ha 32 registri a 128 bit), 2 [[CPU cache|cache]] L1 ambedue di 32Kb ma una per dati e l'altra per il codice, e inoltre anche una cache unificata per dati e codice L2 da 512Kb. Può accedere direttamente alla memoria principale tramite chiamata [[Direct Memory Access|DMA]]. Questa unità inoltre può elaborare 2 [[Thread (informatica)|thread]] simultaneamente (l'insieme tra PXU e cache L1 è il PPU).

La SPE è un insieme di chip che comprende un SXU cioè un'unità logica formata da due [[Pipeline dati|pipeline]] concorrenti una per il carico in prefetching dei dati e l'altra per l'elaborazione in Fixed e Floating point tuttavia hanno registri solo SIMD unificati (128 a 128bit). Possiede inoltre una LS o local storage 256Kb ad alta velocità ed è l'unica memoria a cui la SXU può accedere, infatti se essa ha bisogno di un'informazione dalla memoria principale interviene un altro chip contenuto nella SPE che si chiama MCF (Memory Flow Controller) e che ha il compito di portare dalla memoria principale (tramite chiamate DMA) o eventualmente anche dalle altre LS, l'informazione alla sua LS.

(L'insieme tra SXU e LS è la SPU) inoltre le SPE elaborano un solo thread ma molto più velocemente dei normali PPE.

I processori comunicano fra loro per mezzo dell'EIB (Element Interconnect Bus), che lavora alla metà della [[frequenza]] del processore e comunicano con l'esterno con il [[Bus (informatica)|bus]] FlexIO a 6,4  GHz (ma la frequenza è variabile, ad esempio, quello del Cell integrato nella Playstation 3 lavora a 5Ghz5 GHz) e con la memoria attraverso un bus XDR ([[Extreme Data Rate]]) a 3,2  GHz: Sia FlexIO che XDR si basano su tecnologie di [[Rambus]] e sono gestiti da controller integrati nel chip. Grazie ad un accordo stipulato con Rambus nel [[2003]], le memorie XDR DRAM che equipaggiano i dispositivi Cell-based vengono prodotte direttamente da Sony e Toshiba.

Nelle architetture finora prodotte gli SPE sono ottimizzati per il calcolo su singola precisione; ogni SPE è dotato di 4 [[Unità aritmetica e logica|ALU]] a 2 stadi per dati a singola precisione e può dunque eseguire sino ad 8 operazioni contemporaneamente. Gli SPE supportano anche il calcolo su dati a precisione doppia ma non dispongono di unità specializzate, tali calcoli sono eseguiti da quelli per la precisione singola con prestazioni circa 1/8 rispetto a quelle su precisione singola. Sono comunque previste implementazioni successive dell'architettura che supportino ad hardware la precisione doppia non pagando dunque queste penalizzazioni.

Riga 41:

Tuttavia il Cell pur essendo un ottimo processore in ambito scientifico è più complesso da sfruttare in ambito videoludico ma rimane altrettanto potente ed eccellente per compiti di decodifica e transcodifica di flussi audio/video, [[Computer grafica 3D|grafica 3D]] (vertex, [[pixel]], [[texture]]), simulazione avanzata della fisica in tempo reale e [[ray tracing]].

Con [[Yellow Dog Linux]] 6.1, [[Fedora_Fedora (distribuzione_Linuxdistribuzione Linux)|Fedora]] 9 o 10 e RHEL 5.2 o superiore si possono scrivere applicazioni per il Cell attraverso il kit di sviluppo di IBM (la versione attuale è la 3.0)

== Cell anche per i Server ==

Le prime versioni di Cell per [[server blade]] sono state rilasciate ad inizio [[2006]] con un [[Clock]] di 2,4 Ghz GHz sebbene inizialmente la IBM avesse ipotizzato una vendita iniziale di versioni con un clock molto maggiore, sui 4 o 5 Ghz GHz, questo poiché nei laboratori i ricercatori sono riusciti a spingere questa architettura fino a 5.2 Ghz GHz, anche se pare che le rese produttive di questo chip non permettano allo stato attuale una commercializzazione a queste frequenze per via della inefficiente dissipazione del calore del chip stesso a tale frequenze.

Secondo Sony i primi processori Cell verranno prodotti con il processo di IBM a [[90 nm]] sebbene la piena operatività si avrà con futuro processo di Sony a [[65 nm]] e con la possibilità di utilizzare il processo a [[45 nm]] che verrà sviluppato nella fabbrica di Nagasaki per la PlayStation 3 se sarà necessario. Attualmente Sony utilizza un processo a 90 nanometri per produrre il chip GS/EE utilizzato dall'unità PlayStation2/DVR disponibile solo in [[Giappone]].

Riga 58:

IBM, nel [[settembre]] [[2006]] comunicò la realizzazione di un nuovo supercomputer, destinato al Laboratorio Nazionale di [[Los Alamos]] nel [[Nuovo Messico]], per il Dipartimento dell'Energia statunitense.

Roadrunner (questo il suo nome), è entrato in funzione nel 2008, ed è subito diventato il più veloce calcolatore mai realizzato. Attualmente è secondo nella classifica dei 500 supercomputer più veloci al mondo, superato nel 2009 dal [[Cray Jaguar]]. Appena entrato in funzione, Roadrunner era ben 4 volte più potente dell'allora leader in classifica, vale a dire il sistema [[Blue Gene|BlueGene/L]], raggiungendo per la prima volta la storica velocità di un petaflop. Si parla quindi della capacità di eseguire ben 1,6 mila 000 [[Bilione|bilioni]] di operazioni al secondo.

In realtà tale sistema non è stato realizzato utilizzando esclusivamente il processore Cell; i nodi di calcolo sono infatti composti da processori [[Advanced Micro Devices|AMD]] [[Opteron]], a cui sono affiancati i processori Cell, utilizzati per accelerare i calcoli in virgola mobile. In generale esiste un rapporto 1:1 (relativamente ai nodi di computazione) tra il numero di core Opteron e il numero di core Cell. In particolare IBM ha scelto di utilizzare il processore PowerXCell 8i, in quanto fornisse istruzioni SIMD che permettono di eseguire quattro operazioni in virgola mobile per ciclo di [[clock]]. Inoltre esso è in grado di eseguire calcoli in virgola mobile a doppia precisione ad una velocità cinque volte superiore rispetto alla generazione precedente di processori Cell/B.E..