Sandy Bridge: differenze tra le versioni

Versione delle 22:47, 6 dic 2011

Versione delle 01:58, 7 dic 2011

Riga 8:

== Caratteristiche tecniche ==

Sandy Bridge prevede processori realizzati mediante processo produttivo a 32 nm e disponibili in varie versioni fino a [[multicore|86 core]] e funzionanti a frequenze che dovrebberoraggiungono raggiungerei la3,6 storicaGHz barriera(3,9 deiGHz 4con GHzIntel Turbo Boost Technology). È previsto che la dotazione di [[cache]] per ogni [[core (Hardware)|core]] sia di 80 KB per la L1 (con un tempo di lettura di 3 cicli di clock), 256 KB per la L2 (8 cicli).

Inizialmente si era parlato anche di una cache L2 di 512 KB e una L3 di 2-3 MB per ogni core (da 33 cicli), per un totale quindi di ben 24 MB di cache L3 per un processore a 8 core. Successivamente si è saputo però che l'approccio della cache rimarrà molto simile a quello dell'architettura Nehalem, e quindi le L1 e L2 saranno ad accesso esclusivo per ciascun core, mentre quella L3 sarà una sola condivisa e allocata dinamicamente tra tutti i core, in maniera quindi differente da come avveniva per la L2 nell'architettura "Core" dei [[Core 2 Duo]] dove essa era unica per ogni coppia di core, ma analogamente a quanto avviene nell'architettura che sta precedendo Sandy Bridge, la già citata Nehalem. In effetti così come Nehalem si ispirava alla precedente "Core" migliorandone diversi aspetti, così anche Sandy Bridge riprenderà diverse scelte architetturali introdotte con Nehalem affinate grazie ai progressi tecnologici, ma necessita di un nuovo tipo di [[socket (hardware)|socket]] (LGA 1155)<ref name="nota2">[http://www.tomshw.it/cont/news/intel-sandy-bridge-prepariamoci-a-un-nuovo-socket/23950/1.html Intel Sandy Bridge, prepariamoci a un nuovo socket]</ref>.

Riga 47:

* BUS [[Direct Media Interface]] (DMI) in luogo di QPI

* Consumo di 65 - 95 W

* Clock di 3,6 GHz (fino a 3,89 GHz con tecnologia Dynamic Turbo)

In un secondo tempo arriveranno anche le versioni mobile che saranno alla base della nuova piattaforma [[Huron River]], erede delle ormai storiche [[Centrino]] e [[Centrino 2]], e che promettono prestazioni superiori del 20% rispetto alla precedente [[Calpella]] basata sull'architettura Nehalem e una dimensione della CPU ridotta del 22%, grazie anche all'integrazione in un unico die delle 2 componenti CPU e GPU. Il debutto della variante con 8 core e grafica di medio calibro integrata è prevista per la fine del 2011. In questo modo le CPU della prossima generazione [[Ivy Bridge]] saranno dotati quasi certamente di 8 core.