Explicitly parallel instruction computing: differenze tra le versioni

Versione delle 19:19, 10 set 2006

Versione delle 11:52, 24 set 2006

Riga 2:

== VLIW ==

L'[[esecuzione fuori ordine]] e l'[[esecuzione speculativa]] ha permesso negli anni passati di incrementare significativamente le prestazioni dei processori. Tuttavia queste tecniche hanno presto mostrato i loro limiti, richiedono unità funzionali sempre più costose e complesse per ottenere aumenti prestazionali sempre più ridotti. Nella meta degli anni 90 si svilupparono diverse ricerche per arginare o eliminare il problema e le ricerche portarono allo sviluppo di [[set di istruzioni]] ove il parallelismo delle singole istruzioni fosse dichiarato in modo esplicito in modo da eliminare le unità di esecuzione fuori ordine e di analisi speculativa del codice. Questi set di istruzioni portarono alle architetture [[VLIWVery long instruction wordVLIW]].

Nelle architetture VLIW le istruzioni sono impacchettate in gruppi che vengono eseguiti in parallelo. In ogni gruppo la dipendnezadipendenza tra le varie istruzioni è già stata analizzata e risolta dal compilatore e quindi il processore deve solo prendere il gruppo di istruzioni, separare le singole operazioni ed eseguile in parallelo senza dover utilizzare complesse unità di analisi del codice. Tutta l'analisi del codice per ottenerne un versione parallela è stata effettuata dal compilatore che avendo molto più tempo del microprocessore effettua analisi molto più approfondite e performanti.

Le architetture VLIW però anno diversi difetti che attualmente ne limitano la diffusione, le principali sono: