Berkeley RISC: differenze tra le versioni

Versione delle 21:39, 8 ott 2006

Versione delle 23:50, 12 ott 2006

Riga 17:

Il primo prodotto del progetto RISC fu un processore inizialmente chiamato '''Gold'''. La sua progettazione iniziò nel 1980 come parte del corso sulla progettazione VLSI ma la sua progettazione richiedeva prestazioni superiori a quelle fornite dai programmi di sviluppo dell'epoca. I programmi si bloccavano frequentemente e i progettisti dovettero riscrivere o adattare molti dei programmi per poter progettare il processore. La realizzazione del processore finale richiese un ora di calcoli ad un [[VAX|VAX 11/780]].

Il progetto finale del '''RISC I'''' venne pubblicato sulla [[Association for Computing Machinery|ACM]] nel 1981. Il processore aveva 44,500 transistor, implementava 31 istruzioni e conteneva 78 registri a 32 bit. Il processore gestiva sei finestre da 14 registri l'una e 18 registri globali. L'unità di controllo e di decodifica occupava solamente il 6% dei transistor mentre in un processore classico queste unità occupavano il 50% dei transistor. L'unità che occupava più spazio era quella dei registri.

RISC I per incrementare le prestazioni utilizzava una [[pipeline dati|pipeline]] a due stadi ma senza un riordino delle istruzioni come fanno le moderne CPU. Il processore aveva problemi a gestire i salti condizionati dato che comunque eseguiva l'istruzione subito dopo il santo indipendentemente dal risultato del salto. Il compilatore doveva mettere dopo il salto un'istruzione indipendente dal salto e spesso per semplicità metteva una <code>NOP</code>.