CMOS: differenze tra le versioni

Versione delle 23:05, 4 lug 2013

Versione delle 09:08, 7 lug 2013

Riga 1:

{{F|elettronica|arg2=informatica|marzo 2013|Nessuna fonte}}

[[File:CMOS Inverter.svg|right|thumb|Circuito [[invertitore]] a tecnologia CMOS]]

Il '''CMOS''', acronimo di '''complementary metal-oxide semiconductor''', è un tipo di tecnologia utilizzata in [[elettronica]] per la progettazione di [[circuito integrato|circuiti integrati]], alla cui base sta l'uso dell'[[invertitore]] a [[transistor]] [[MOSFET]]. Si tratta di una struttura circuitale costituita dalla serie di una rete di "Pull-Up" ed una di "Pull-Down": la prima s'incarica di replicare correttamente il livello logico alto '''LL1''' mentre alla seconda è destinata la gestione del livello logico basso '''LL0'''. La rete di Pull-Up è costituita di soli '''[[P-MOS]]''', ovvero transistor metallo-ossido-semiconduttore (MOSFET) a effetto di campo che si "accendono" solo se la tensione presente al loro ''gate'' (misurata rispetto al loro ''source'') è minore della loro [[tensione di soglia]], che per questi particolari componenti equivale a metà tensione di alimentazione. Inversamente la rete di Pull-Down è costituita di soli '''[[N-MOS]]''', ovvero MOSFET che si accendono solo se la tensione presente al loro gate (misurata rispetto al loro source) è maggiore della loro tensione di soglia.

Per comprendere come sia strutturata la tecnologia CMOS può risultare utile osservare una porta logica NOT realizzata con tecnologia CMOS. Si può notare come, nell'eventualità che il segnale d'ingresso sia a LL1, sia il solo N-MOS ad attivarsi portando l'uscita a LL0. Inversamente, con l'ingresso a LL0, è il solo P-MOS ad attivarsi portando l'uscita a LL1. Particolarità di questa porta logica è di avere lo swing logico pieno, cioè pari alla massima tensione applicata, Vcc; inoltre né la rete di pull-up né la rete di pull-down soffre di effetto body. La componentistica realizzata in questa tecnologia è caratterizzata da un consumo di corrente estremamente basso.

== Cenni storici ==

Il circuito CMOS venne inventato da Frank Wanlass nel 1967.

== Caratteristiche ==

[[File:Cmos impurity profile.PNG|right|thumbnail|400px|Sezione trasversale di due transistor in una porta CMOS]]

Riga 16 ⟶ 7:

In realtà ci sono piccole correnti di perdita (per caricare/scaricare le capacità parassite, la corrente di cortocircuito durante la commutazione di stato, per perdite alle giunzioni e per le correnti di sottosoglia), trascurabili se il numero dei MOS è relativamente piccolo, ma che può diventare particolarmente sentito, in particolare le correnti di sottosoglia sono responsabili di circa la metà della dissipazione di potenza nelle attuali realizzazioni [[VLSI]].

===Elementi base===

Dimensionando opportunamente i due MOS (simmetrici dal punto di vista funzionale) è possibile avere una curva caratteristica simmetrica, soluzione ottima per avere il [[margine di immunità ai disturbi]] (''Noise Margin'') il più elevato possibile. Il tratto di caratteristica ad alto guadagno è indipendente dal rapporto tra i fattori di forma dei due Mos (''ratioless'').

Riga 24 ⟶ 16:

Ogni funzione logica binaria può essere espressa in termini di questi due operatori.

===FSI e BSI<ref>[http://www.techup.it/news/arriva_un_nuovo_tipo_di_sensore_cmos-0550 Arriva un nuovo tipo di sensore CMOS]</ref>===

== Potenza dinamica dissipata da un CMOS ==

Originariamente i CMOS hanno una struttura del tipo FSI (front side illumination), dove lo strato di silicio (fotosensori) é posto in fondo, mentre con la disposizione BSI (backside illumination) dato che lo strato di silicio é posto sopra gli strati metallici (servono al fotodiodo per convertire i fotoni della luce in elettroni, quindi in segnali elettrici), il che permette una maggiore sensibilità alla luce e per via della disposizione anche una maggiore fedeltà al colore (minori contaminazioni dei pixel adiacenti) e possibilità di adoperare ottiche più compatte.

Si possono identificare due tipi di dissipazioni di potenza dinamica:

* Potenza di cortocircuito

* Potenza associata alla carica/scarica del condensatore

:<math>\langle P \rangle = \frac {1}{T} \int P(t)\operatorname dt</math>

=== Potenza di cortocircuito ===

Trascuriamo la capacità parassita <math>C_l</math> e consideriamo un segnale di ingresso che comprenda un fronte di salita e uno di discesa, tenendo presente il ritardo di propagazione (<math>t_r</math> e <math>t_f</math> sono non nulli).

Dall'istante <math>t_a</math> a <math>t_c</math> e da <math>t_d</math> a <math>t_f</math> la corrente non è nulla in quanto sia il PU che il PD sono accesi.

Quindi la potenza avrà un valore non nullo in quei punti; ricordiamo che la potenza dinamica è:

[[File:Pot dinamica media(Vi,Id,t).jpg|thumb|300px|right|Grafico della <math>V_i</math> e <math>I_d</math> rispetto al tempo della logica CMOS]]

:<math>P_d = V_{dd} * I_d \ </math>

Quindi calcoliamo la [[potenza attiva]]:

:<math>\langle P_d \rangle = \frac {1}{T} \left [ \int_{t_a}^{t_b} P_d \operatorname dt + \int_{t_b}^{t_c} P_d \operatorname dt + \int_{t_d}^{t_e} P_d \operatorname dt + \int_{t_e}^{t_f} P_d \operatorname dt \right ] =</math>

:<math>= \frac {V_{dd}}{T} \left [ \int_{t_a}^{t_b} I_{dn,sat}(t) \operatorname dt + \int_{t_b}^{t_c} I_{dp,sat}(t) \operatorname dt + \int_{t_d}^{t_e} I_{dp,sat}(t) \operatorname dt + \int_{t_e}^{t_f} I_{dn,sat}(t) \operatorname dt \right ]</math>

Facendo l'ipotesi di MOS complementari

:<math>\beta_n = \beta_p \ </math>

:<math>V_{tn} = |V_{tp}| = V_t \ </math>

Allora

:<math>I_{dn,sat} = I_{dp,sat} \ </math>

Si viene ad avere

:<math>\langle P_d \rangle= \frac {4 V_{dd}}{T} \left [ \int_{t_a}^{t_b} \frac {\beta_n}{2} (V_{gsn}(t) - V_{tn})^2 \operatorname dt \right ]</math>

Possiamo conoscere gli estremi di integrazione tramite l'equazione

:<math>t : t_r = V_i(t) : V_{dd} \ </math>

:<math>t = t_r * \frac {V_i(t)}{V_{dd}} \ </math>

:<math>V_i(t) = V_{gsn}(t) \ </math>

Sostituendo e risolvendo si ha:

:<math>\langle P_d \rangle = \beta * t_r * \frac {V_{dd}^3}{12 T} \left [ 1 - \frac {2V_{tn}}{V_{dd}} \right ]</math>

[[File:Pot dinamica media(Vo,Vi,Id).jpg|thumb|300px|Grafico della <math>V_o</math> e <math>I_d</math> rispetto a <math>V_i</math> della logica CMOS]]

Facendo l'ipotesi <math>V_{dd}>>V_{tn}</math>

:<math>\langle P_d \rangle = \beta * t_r * \frac {V_{dd}^3}{12T} </math>

Nota: Dipende:

* linearmente dalla durata del fronte di salita (o di discesa)

* dal cubo della tensione di alimentazione

* inversamente dal Periodo (cioè, aumentando la frequenza di lavoro, aumenta la potenza dissipata)

=== Potenza associata alla carica/scarica del condensatore ===

Questa volta poniamo <math>t_r</math> e <math>t_f</math> nulli in modo che la <math>P_{cc} = 0</math> e consideriamo il condensatore parassita.

Adesso la potenza dissipata sarà quella utilizzata dai MOS per caricare e scaricare il condensatore.

Possiamo identificare 3 parametri:

:<math>P_c</math> = potenza dissipata dal condensatore (in un periodo si sarà caricato e scaricato, quindi avrà assorbito e ceduto la stessa potenza; questo porta ad avere una potenza media dissipata nulla

:<math>P_n = I_{dn}(t) * V_{dsn}(t)</math> - Potenza dissipata dal N-MOS per scaricare il condensatore

:<math>P_p = I_{dp}(t) * V_{sdn}(t)</math> - Potenza dissipata dal P-MOS per caricare il condensatore

Quindi la potenza media dinamica è

:<math>\langle P_d \rangle = P_n + P_p + P_c = P_n + P_p \ </math>

== Voci correlate ==

* [[Invertitore]]

* [[MOSFET]]

* [[N-MOS]]

* [[P-MOS]]

* [[Dispositivo a carica accoppiata|CCD]]

* [[Charge Injection Device|CID]]

* [[BIOS]]

* [[Ottica]]

* [[Pixel]]

* [[Elettronica]]

* [[Fotocamera digitale]]

* [[Videocamera]]

== Altri progetti ==

{{interprogetto|commons=Category:CMOS}}

{{Portale|elettronica|elettrotecnica|informatica}}

[[Categoria:Terminologia dell'elettronica]]

[[Categoria:Transistor ad effetto di campo]]

[[Categoria:Famiglie logiche]]