Sandy Bridge: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Nessun oggetto della modifica |
m Bot: overlinking giorni e mesi dell'anno e modifiche minori |
||
Riga 3:
'''Sandy Bridge''' (precedentemente conosciuta come '''Gesher''') è il nome in codice dell'architettura [[x86]] di decima generazione sviluppata da [[Intel]] per i propri [[microprocessore|microprocessori]] andando a succedere all'architettura di nona generazione [[Nehalem (hardware)|Nehalem]], anzi alla sua evoluzione a [[32 nm]] [[Westmere (hardware)|Westmere]].
Questa architettura ha debuttato il
Il nome "Gesher" venne abbandonato il
== Caratteristiche tecniche ==
[[
Sandy Bridge prevede processori realizzati mediante processo produttivo a 32 nm e disponibili in varie versioni fino a [[multicore|6 core]] e funzionanti a frequenze che raggiungono i 3,6 GHz (3,9 GHz con Intel Turbo Boost Technology). È previsto che la dotazione di [[cache]] per ogni [[core (Hardware)|core]] sia di 80 KB per la L1 (con un tempo di lettura di 3 cicli di clock), 256 KB per la L2 (8 cicli).
Riga 24:
=== Comparto grafico integrato ===
Per quanto riguarda la presenza del comparto grafico integrato, che è stato introdotto per la prima volta in una CPU Intel grazie ai core [[Clarkdale (microprocessore)|Clarkdale]] e [[Arrandale]] (rispettivamente per il settore desktop e mobile) basati però sulla precedente architettura Nehalem (anzi sulla sua evoluzione a 32 nm, Westmere) e usciti nei primi mesi del [[2010]], anche alcuni processori basati su Sandy Bridge vedranno tale integrazione. Inizialmente i primi processori dotati di comparto grafico integrato sarebbero dovuti appartenere alla prima generazione dell'architettura Nehalem e realizzati mediante processo produttivo a [[45 nm]]; si trattava dei core [[Auburndale (hardware)|Auburndale]] e [[Havendale]]. Tuttavia, a
Una caratteristica innovativa dei processori dotati di comparto grafico, ma basati su Sandy Bridge, risiederà nelle modalità di integrazione di tale modulo aggiuntivo; a differenza di quanto previsto dall'architettura precedente, esso sarà integrato nello stesso [[die (elettronica)|die]] del processore<ref name="nota1" /> e non in un die esterno montato sullo stesso [[package (elettronica)|package]], e inoltre esso sarà direttamente collegato alla cache L3 che quindi sarà condivisa non solo tra i core ma anche con il comparto grafico. Per questo motivo quindi si può dire che tutti i processori basati sull'architettura Sandy Bridge saranno realizzati mediante un approccio a [[Dual core (tecniche di realizzazione)|Die Monolitico]] e non a [[Dual core (tecniche di realizzazione)|Die Doppio]] come le prime CPU con comparto grafico integrato (le già citate Clarkdale e Arrandale).
Riga 38:
Per il momento è previsto semplicemente che la versione MP per sistemi [[multiprocessore]] venga rilasciata nei primi mesi del [[2011]] insieme a quella DP, che dovrebbe però essere a 6 core.
A
* Superficie di 225 mm² (circa 20 mm² per core)
* 4 core
|