Read Only Memory: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
m Annullate le modifiche di 195.120.55.10 (discussione), riportata alla versione precedente di Jozzo |
m WPCleaner v1.30b - Fixed using Wikipedia:Check Wikipedia - Gerarchia delle sezioni (parzialmente automatico) - Liste con <br /> inutili |
||
Riga 19:
Di seguito si illustrano le tipologie di ROM più comuni e la loro architettura in una schematizzazione semplificata rispetto alle ROM in commercio.
[[File:ROM_a_diodi.JPG|400px|thumb|right|Schema elettrico di una memoria ROM a matrice di diodi.]]
La memoria in figura è una memoria a matrice di diodi. Essa è costituita, come illustrato sopra, da un decodificatore di riga a tre bit (l'intera parte di circuito a sinistra, terminante con la serie di porte [[Congiunzione logica|AND]]) e dal codificatore a matrice di diodi. È evidente la sua struttura a griglia.
Riga 51:
Difetto delle memorie ROM a diodi è la lentezza del loro funzionamento.
[[File:ROM_a_BJT.JPG|400px|thumb|Schema elettrico di una memoria ROM a transistor BJT.]]
La memoria in figura è una memoria ROM a transistor BJT. Tutti i collettori dei transistor sono collegati all'alimentazione + Vcc, alle basi arrivano le linee di uscita di un decodificatore (non rappresentato in figura), e infine alcuni emettitori sono collegati alle linee di uscita Y1, Y2, Y3, altri non lo sono. I transistor lavorano come interruttori elettronici, perciò o sono in saturazione (interruttore chiuso), o sono interdetti (interruttore aperto).
In base alla combinazione del prodotto A1xA0, viene attivata una linea in ingresso (riga) alla volta: tutti i transistor con base collegata a quella riga vengono eccitati. Se gli emettitori sono collegati alla colonna corrispondente, essendo i transistor in saturazione, il potenziale +Vcc (corrispondente ad un livello logico alto) viene transferito alle uscite corrispondenti a ciascun transistor. Per la memoria in figura,<br />
* con A1=0 e A0=0 viene eccitata la prima riga; quindi
Y3 Y2 Y1 = 1 1 1<br />
* con A1=0 e A0=1 viene attivata la seconda riga; quindi
Y3 Y2 Y1 = 1 1 0<br />
* con A1=1 e A0=0 viene attivata la terza riga; quindi
Y3 Y2J Y1 = 1 0 1<br />
* con A1=1 e A0=1 viene attivata la quarta riga; quindi
Y3 Y2 Y1 = 0 1 1<br />
In fase di costruzione di una memoria ROM a BJT l'atto di collegare o meno l'emettitore di un transistor alla colonna corrispondente equivale quindi a mettere o meno un diodo in una memoria ROM a matrice di diodi.<br />
| |||