Performance Optimization With Enhanced RISC: differenze tra le versioni

Versione delle 22:40, 20 gen 2014

Versione delle 16:37, 15 mar 2014

Riga 1:

'''POWER''' è il nome di un [[set di istruzioni]] [[Reduced instruction set computer|RISC]] sviluppata da [[IBM]], ed è l'[[acronimo]] di '''P'''erformance '''O'''ptimization '''W'''ith '''E'''nhanced '''R'''ISC Questa architettura è stata utilizzata come base per la creazione dell'architettura [[PowerPC]] (destinata ai [[personal computer|PC]] [[Macintosh]], ad alcune workstation IBM e ad applicazioni [[Sistema embedded|embedded]]), a cui rimane molto simile.

POWER è il nome anche della serie di [[microprocessore|microprocessori]] che sono stati sviluppati a partire dal set di istruzioni. I processori sono usati come CPU principale in molti [[server]], [[minicomputer]], [[workstation]] e [[supercomputer]] IBM. Dal processore [[POWER3]] e successivi l'architettura è interamente a 64 bit e basata sulle specifiche PowerPC. Il POWER3 inoltre non implementa alcune vecchie istruzioni POWER che furono rimosse dal set di istruzioni del PowerPC e non implementa le estensioni del POWER2 come l'ifq o il stfq.

Riga 76:

#nonostante il ''decoder'' delle istruzioni fosse strutturato con una [[pipeline dati|pipeline]] per quanto descritto sopra, l'801 non era [[microprocessore superscalare|superscalare]].

Il calcolo in virgola mobile divenne il pallino dell'''America Project'', e IBM poté usare nuovi algoritmi sviluppati nei primi anni '80 che potevano eseguire moltiplicazioni e divisioni a [[IEEE 754#Precisione doppia (64 bit)|precisione doppia]] in un singolo ciclo di clock. La [[Floating Point Unit|FPU]] era separata dal ''decoder'' delle istruzioni e dall'[[Arithmetic Logic Unit|ALU]], permettendo al primo di poter inviare le rispettive istruzioni alle unità funzionali nello stesso tempo. IBM inoltre inserì un complesso ''instruction decoder'' che poteva compiere contemporaneamente il [[fetch]] di una istruzione, la decodifica di un'altra e l'invio di un'altra ancora all'ALU o alla FPU, risultando così una delle prime macchine superscalari.

Il sistema usava trentadue [[CPU|registri]] interi a [[32 bit]] e altrettanti a [[64 bit]] per la virgola mobile, nelle rispettive unità. Anche la [[Predizione delle diramazioni|BPU]] (''branch prediction unit'') aveva i suoi propri registri, incluso quello contatore (PC).

Riga 89:

Il [[POWER2]] era in sostanza un POWER1 migliorato e fu il processore di questa serie più longevo: fu lanciato nel [[1993]] ed era ancora usato cinque anni dopo. Conteneva una FPU addizionale, 256 KB di memoria [[CPU cache|cache]] in più e la capacità di calcolo in virgola mobile a [[128 bit]].

Il [[POWER3]] seguì nel [[1998]], includendo un pieno supporto del 64 bit, rimanendo tuttavia completamente compatibile con l'''instruction set'' POWER precedente. Questo era uno degli obiettivi del progetto PowerPC e il POWER3 fu il primo processore IBM a trarne vantaggio. Aggiungeva inoltre una terza ALU ed un ulteriore ''instruction decoder'', per un totale di otto unità funzionali.

La serie [[POWER4]] include due CPU complete (simili ad un POWER3 con velocità superiore) su un unico ''chip'', e offre la possibilità di collegamento ad alta velocità con fino ad altre tre paia di POWER4. Questi possono essere posti insieme su una [[scheda madre]] per comporre un [[multiprocessore simmetrico]] con otto CPU. Quando un processo richiede un'alta velocità piuttosto che un calcolo complesso, una coppia di CPU può essere disabilitata in modo che le tre rimanenti abbiano il [[Bus (informatica)|bus]] per la cache L3 libero. Il POWER4, anche singolo, è considerato da molti la CPU più potente disponibile.