Complex Programmable Logic Device: differenze tra le versioni

Versione delle 20:33, 21 nov 2013

Versione delle 01:11, 2 giu 2014

Riga 1:

{{F|microprocessori|marzo 2013|Nessuna fonte}}

[[File:Altera MAX 7128 2500 gate CPLD.jpg|thumb|Un CPLD serie MAX 7000 dell'[[Altera]], contenente 2500 porte.]]

In [[elettronica digitale]], il '''Complex Programmable Logic Device''', spesso abbreviato con l'[[acronimo]]la sigla [[lingua inglese|inglese]] '''CPLD''', è un dispositivo [[programmable logic device]], programmabile e cancellabile, con un numero di [[Piedino (elettronica)|pin]] maggiore di 48. I CPLD sono un'evoluzione delle [[Generic Array Logic|GAL]]: un CPLD si può infatti considerare come integrazione di più GAL all'interno di un singolo [[chip]].

La programmazione permette al CPLD di simulare un generico circuito digitale di complessità non elevata. A differenza delle [[Field programmable gate array|FPGA]] le CPLD mantengono la programmazione anche quando non sono alimentate perché contengono delle memorie non volatili.

Riga 9:

Ciascun produttore ha un proprio nome che identifica questa modalità di programmazione. Per esempio, la Lattice Semiconductor lo chiama ''"in-system programming"''. È in corso al riguardo un progetto di standardizzazione da parte del [[JTAG]] (''Joint Test action Group'').

== Collegamenti esterni ==

* {{it}} [http://electro-logic.blogspot.it/p/indice-articoli.html Articoli sulle CPLD/FPGA]

==Voci correlate==

* [[Programmable logic device]]

* [[Generic Array Logic]]

== Collegamenti esterni ==

* {{it}} [http://electro-logic.blogspot.it/p/indice-articoli.html Articoli sulle CPLD/FPGA]

{{Portale|informatica}}