INMOS Transputer: differenze tra le versioni

Versione delle 12:23, 14 lug 2014

Versione delle 11:06, 14 ago 2014

Riga 28:

=== Set di istruzioni ===

Il set di istruzioni del Transputer era formato da istruzioni di 8 bit divise in due [[nibble]]. Quello superiore conteneva la codifica dell'istruzione, rendendolo un vero RISC con solo 16 istruzioni di base, quello inferiore conteneva una costante o più comunemente un'[[offset]] relativo allo stack pointer. Costanti e offset più lunghi potevano essere usati, ma richiedevano byte di indirizzo addizionali in fase di [[fetch]] e decodifica. Inoltre le istruzioni meno frequentemente utilizzate erano supportate tramite la codifica di istruzioni chiamata ''Operate'' (Opr), la quale decodificava la costante di dati come un codice di operazione esteso, fornendo un'espansione del set di istruzione facile e quasi infinita, introdotta con una nuova implementazione del Transputer. I processi con ''context'' più piccoli giravano più velocemente, ma l'idea intera del Transputer era comunque di far girare molti piccoli processi.

=== Programmazione ad alto livello ===

Riga 57:

Il T9000 usava una [[Pipeline dati|pipeline]] a cinque stadi per aumentare la velocità. Un'interessante aggiunta fu il ''raggruppatore'' che raccoglieva le istruzioni in uscita dalla cache e le raggruppava in pacchetti più larghi, da 4 bytes, per alimentare più velocemente la pipeline. I gruppi venivano poi completati in un singolo ciclo, come se fossero una singola istruzione più grossa su una CPU più veloce.

Tuttavia l' INMOS non aveva i fondi necessari per continuare lo sviluppo su questa strada non essendo riuscita a conquistare in precedenza significative quote di mercato, e quindi di ricavi. Di qui l'inevitabile crisi di liquidità a causa della quale infine la compagnia fu venduta alla [[ST Microelectronics|SGS-Thomson]] (oggi [[ST Microelectronics]] ) che eliminò il T9000 e produsse l'architettura 212/414 per linee di microcontrollori come le famiglie '''ST10''' e '''ST20''', ora non più in produzione, anche se parti di questa tecnologia sono incluse in chipset per applicazioni speciali (ad esempio [[GPS]], macchine fotografiche e decoder per la TV digitale).

Ironicamente, fu in gran parte grazie al parallelismo che le architetture delle CPU convenzionali divennero più veloci. Invece di usare un pesante sistema esplicito come il Transputer, le CPU moderne lavorano in parallelo solo a livello di istruzioni, dividendo il codice fra un numero fissato di core. Pare che questa forma di parallelismo, conosciuta come [[microprocessore superscalare|superscalarità]], sia molto più adatta al calcolo d'uso generale.

== Voci correlate ==