Asynchronous Transfer Mode: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
→Introduzione: CSELT |
m uniformo elenchi puntati |
||
Riga 19:
L'etichetta è composta di due valori presenti nell'[[header]] di ciascuna cella, VPI e VCI:
* Il VPI (''Virtual Path Identifier'') identifica il ''path'' virtuale su cui il circuito virtuale è stato attivato.
* Il VCI (''Virtual Channel Identifier'') identifica il canale virtuale su cui il circuito virtuale è stato attivato.
Gerarchicamente si ha che un circuito virtuale viene stabilito tramite il collegamento di più connessioni virtuali VC.
Riga 43:
----
L'AAL è costituito da due sottolivelli:
* Convergence
* SAR (segmentation & reassembly)
Esistono 5 AAL (in realtà sono 4 categorie) a seconda dell'applicazione o tipo di traffico che si deve servire.
Riga 56:
L'incapsulazione SAR in AAL1 avviene riservando un byte del payload della cella, dove sono specificati i seguenti campi:
* CSI 1 bit
* Sequence Count 3 bits (Indica il numero della cella, può essere utile per verificare la perdita di celle o l'inserimento errato)▼
* CRC 3 bits (Controllo ridondanza ciclica, è un controllo sul Sequence Count)▼
▲*Sequence Count 3 bits (Indica il numero della cella, può essere utile per verificare la perdita di celle o l'inserimento errato)
* Parity 1 bit▼
▲*CRC 3 bits (Controllo ridondanza ciclica, è un controllo sul Sequence Count)
▲*Parity 1 bit
Inoltre il Sottolivello Convergence fornisce un [[buffer]] per eliminare il [[jitter]] fra le celle.
Line 80 ⟶ 77:
* OSF 6 bits
* SN 1 bit sequence number
* P 1 bit parità
Line 88 ⟶ 83:
* CID 8 bits
* LI 6 bit lunghezza payload
* UUI 5 bit
* HEC 5 bit (''Header Error control'' controlla l'errore nell'intestazione della cella)
Line 98 ⟶ 90:
* PAYLOAD restanti bit
* Padding eventuale
|