ADC a pipeline: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Riga 24:
Il pipeline è composto da più stadi collegati in cascata.
Il circuito logico non modifica l'uscita dei singoli stadi, ma introduce solo un ritardo, in quanto prima di rendere il campione disponibile in uscita, bisogna aspettare che sia passato attraverso tutti gli stadi. Quindi l'uscita finale ad m bit altro non è che la sequenza delle uscite dei singoli stadi. Quindi alla fine
===Analisi di un singolo stadio===
| |||