Intel Core Microarchitecture: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Nessun oggetto della modifica |
|||
Riga 48:
== Enhanced Core Microarchitecture ==
Con l'arrivo della produzione di chip a [[45 nm]], conosciute anche come appartenenti alla famiglia Penryn (sebbene Penryn sia in realtà il nome della versione mobile, e non il nome in codice dell'intera revisione dell'architettura), sono state introdotte alcune migliore all'architettura "Core" che, per l'occasione, è stata identificata da Intel come "''Enhanced Core Microarchitecture''". Tra queste si possono evidenziare le seguenti:
* '''Nuovo Divider Radix-16''': velocizza le applicazioni di calcolo scientifico in cui sono particolarmente frequenti elaborazione legate alle divisioni. Rispetto all'architettura originale è possibile processare 4 [[
* '''Operazioni di [[virtualizzazione]] migliorate''': la tecnologia di virtualizzazione [[Vanderpool]] ha subito un'ottimizzazione in modo da velocizzare le modalità attraverso le quali il processore passa da una [[macchina virtuale]] all'altra, con incrementi prestazionali che dovrebbero variare dal 25% al 75% a seconda del tipo di applicazioni.
* '''Nuove istruzioni SSE4''': inizialmente previste già per la prima generazione di processori basati su architettura "Core", il set di istruzioni [[SSE4]] è stato successivamente rimandato ai processori a 45 nm. Si tratta di istruzioni che consentono di migliorare notevolmente le prestazioni in ambito multimediale soprattutto nella codifica/decodifica di flussi video ad alta definizione. Più precisamente sono state implementate solo 47 delle 54 istruzioni previste dal set SSE4 vero e proprio e per questo motivo Intel indica le nuove istruzioni inserite nelle evoluzioni a 45 nm dell'architettura Core, come SSE4.1 (dove. 1 indica la prima versione); l'intero set delle istruzioni, indicato come SSE4.2 verrà incorporato solo nella futura architettura [[Nehalem (hardware)|Nehalem]], successiva alla Core.
| |||