Common Platform Architecture: differenze tra le versioni

Versione delle 11:31, 19 dic 2015

Versione delle 18:24, 23 apr 2018

Riga 9:

Successivamente però, a fine [[2005]], lo sviluppo di Whitefield è stato sospeso per motivi non meglio precisati da Intel e il suo posto è stato preso dal progetto [[Tigerton (hardware)|Tigerton]] che però non adotta il nuovo [[Bus (informatica)|bus]] [[CSI (Hardware)|CSI]] (Common Serial Interconnect), che è stato recentemente rinominato da [[Intel QuickPath Interconnect]], e che è il vero cardine della nuova piattaforma. Agli inizi del [[2007]] si è saputo che tale BUS, che sarà quindi condiviso sia dagli Itanium 2 sia dagli Xeon, arriverà solo con l'architettura [[Nehalem (hardware)|Nehalem]] il cui primo esponente dovrebbe essere lo Xeon MP [[Beckton]].

È da rimarcare il fatto che i due processori si basano su tecnologie e architetture molto differenti fra loro: Itanium 2 adotta l'architettura a [[64 bit]] IA-64 basata sulla tecnologia [[Explicitly Parallelparallel Instructioninstruction Computingcomputing|EPIC]] di HP, mentre Xeon utilizza la stessa architettura [[x86]] a [[32 bit]] dei [[Pentium 4]], [[Pentium D]] e [[Core 2 Duo]] (la IA-32). A metà [[2004]] sono arrivati i primi modelli di Xeon capaci di supportare l'indirizzamento della memoria a 64 bit, attraverso le famose estensioni [[EM64T]], ma questo non comporta assolutamente un cambio di architettura da parte degli Xeon che rimangono comunque dei chip a 32 bit.

Gli analisti sostengono che la possibilità di condividere gli stessi componenti di Itanium 2, insieme al nuovo supporto alle istruzioni [[x86]] a 64 bit, farà di Xeon una CPU sempre più appetibile anche sui server di fascia medio-alta. Ma Intel spera che avvenga anche il processo inverso, ovvero che Itanium 2 possa competere sempre più da vicino con i processori x86, in particolar modo gli [[Opteron]] di [[Advanced Micro Devices|AMD]], anche sul mercato dei server di fascia medio-bassa.