Predictive B+ tree: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
m Horcrux92 ha spostato la pagina Predictive B+ Tree a Predictive B+ tree senza lasciare redirect: maiuscola non necessaria |
fix vari |
||
Riga 1:
Il '''
Il BP
|titolo=IEEE transaction on knowledge and data engineering, vol.26, N°10, OCT 2014 |lingua=en |sito=IEEE}}</ref>. Gli autori principali di questo albero binario sono Weiwei Hu, Dalie Sun, Guoliang Li, Kian-Lee Tan e Jiacai Ni. La prima presentazione del progetto è stata fatta presso l'[[Università Tsinghua|Università di Tsinghua]] come tesi di laurea di Weiwei Hu dal titolo ''Redesign of database algorithms for next generation non-volatile memory technology''.<ref>{{cita web |url=http://www.scholarbank.nus.edu.sg/bitstream/handle/10635/36540/HuWW.pdf
|titolo=Redesign of database algorithms for next generation non-volatile memory technology |lingua=en |sito=scholarbank.nus.edu.sg}}</ref>.
== Posizione delle PCM nella gerarchia della memoria ==
In fase di progettazione del BP
* Rimpiazzare direttamente la [[DRAM]] con una PCM in modo da avere una maggiore capacità di memoria principale
* Utilizzare una grande PCM insieme ad una piccola DRAM (quest'ultima con capacità pari al 3%/8% della prima) come sistema di memoria principale.
Il modello utilizzato nel BP
== Vantaggi e problematiche per sistemi operanti con PCM ==
Riga 61:
Come si evince dalla tabella, le PCM sono più lente delle attuali DRAM, soprattutto nelle operazioni di scrittura; inoltre tali operazioni hanno un consumo energetico nettamente superiore. Infine è importante evidenziare che il numero di scritture su singolo blocco non ha importanza per le DRAM, ma è un elemento critico sul lungo periodo per le PCM.
== Obiettivo del BP
Date le prestazioni della tabella precedente, l'obiettivo principale del BP
A tal scopo sono state adottate diverse tecniche.
Riga 69:
=== Strategia a foglie non ordinate ===
All'inserimento di una nuova chiave nel BP
=== Minimizzazione delle operazioni di
Soverchiando alcune delle regole principali del B+
== Architettura del BP
=== DRAM Buffer ===
Al suo interno viene memorizzato un piccolo B+
=== PCM ===
Come anticipato, sulla PCM viene memorizzato il vero e proprio BP
* La struttura ed i nodi possono essere pre-allocati.
* Dato il branching factor 2M del BP
* Differente gestione degli inserimenti e delle cancellazione rispetto ai B+
== Fasi ==
=== Fase di
[[File:BPTree-WarmUp.png|thumb|Esempio di fase di
Con questo termine si identifica la prima fase di creazione di un BP
In seguito alla fase di
▲=== Fase di Update ===
▲In seguito alla fase di Warm-Up nella PCM è presente la struttura del BP Tree. La fase successiva, detta Update, comprende tutte le operazioni future:
==== Inserimento ====
Le nuove chavi vengono inserite nel B+
==== Ricerca ====
La chiave viene ricercata sia nel B+
==== Rimozione ====
La chiave viene ricercata e rimossa sia nel B+
==== Aggiornamento ====
Viene trattato come una rimozione seguita da un inserimento.
== Prestazioni ==
Il BP
== Note ==
Riga 108 ⟶ 112:
== Voci correlate ==
* [[B-
* [[Memoria a cambiamento di fase]]
* [[DRAM]]
|