Turbo codici: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
m WPCleaner v1.43 - Disambigua corretti 2 collegamenti - LTE, RSV, rimanenti 1 - Teorema di Shannon |
m Conversione url nudo in cita web, formattazioni nei Cita, fix sezioni e template di compatibilità, fix minori. Vedi PU per dettagli, typos fixed: e , → e, |
||
Riga 1:
I '''turbo codici''' sono una classe di [[codifica di canale|codici di correzione degli errori]] ad alte prestazioni, che trovano impiego nelle [[Rete satellitare|comunicazioni satellitari]] nello spazio profondo ed in altre applicazioni in cui i progettisti puntano ad avere il massimo trasferimento di informazione su una [[Banda (informatica)|banda]] limitata in presenza di un [[Segnale elettrico|segnale]] ricevuto affetto da [[Rumore (elettronica)|rumore]].
Riga 33 ⟶ 31:
Questa implementazione dell'encoder invia tre sotto-blocchi di bit. Il primo sottoblocco è il blocco ''m''-bit dei dati del payload o carico utile che è spedito senza modifiche (codifica ''sistematica''). Il secondo sottoblocco è costituito da ''n/2'' bit di parità calcolati dai dati del payload utilizzando un codice convoluzionale sistematico ricorsivo (codice RSC). Il terzo sottoblocco è costituito da ''n/2'' bit di parità calcolati su una permutazione nota dei bit del payload, ancora utilizzando un codice RSC. Pertanto due sottogruppi ridondanti ma diversi di bit di controllo di parità sono inviati insieme al carico utile. Il blocco completo è composto da ''m + n'' bit di dati, con rapporto D/C (Dati/Controllo) ''m / ( m + n )''.
La permutazione dei bit del payload tra le i due RSC in parallelo viene eseguito da un dispositivo chiamato interleaver. L'interleaver installato tra i due codificatori (e i decodificatori) è utilizzato per diffondere e sfumare i picchi di errore prodotti sull'output dal rumore che affligge il mezzo trasmissivo.
Dal punto di vista dell'hardware, il codificatore complessivo consiste di due codificatori RSC in parallelo, ''C''<sub>1</sub> e ''C''<sub>2</sub>, come illustrato in figura, che sono collegati tra loro usando uno schema di concatenazione parallela:
Riga 70 ⟶ 68:
e la consegna a <math>\scriptstyle DEC_2</math>. <math>\scriptstyle \Lambda(d_k)</math> è il codiddetto ''logaritmo del rapporto di verosimiglianza'' (LLR). <math>\scriptstyle p(d_k \;=\; i),\, i \,\in\, \{0,\, 1\}</math> è la ''è la probabilità a posteriori'' (APP) del <math>\scriptstyle d_k</math> bit di dati, cioè la probabilità nell'interpretare un bit ricevuto <math>\scriptstyle d_k</math> come <math>\scriptstyle i</math>. Prendendo in considerazione l'''LLR'', <math>\scriptstyle DEC_2</math> produce una decisione ''hard''; cioè un bit decodificato.
L'[[Algoritmo di Viterbi
Tuttavia, la struttura rappresentata non è ottimale, perché <math>\scriptstyle DEC_1</math> utilizza solo una parte delle informazioni ridondanti disponibili. Per migliorare la struttura, viene utilizzato un ciclo di feedback (linea tratteggiata in figura).
Riga 107 ⟶ 105:
==Formulazione bayesiana==
Dal punto di vista dell'intelligenza artificiale
|autore2
|autore3=
|titolo=Turbo decoding as an instance of Pearl's "belief propagation" algorithm
|rivista=IEEE Journal on Selected Areas in Communications
Riga 121 ⟶ 119:
}}</ref>
==
<references />
==Voci correlate==
* [[Codice convoluzionale]]
* [[
* [[Soft-decision decoder]]
* [[Interleaving]]
==Collegamenti esterni==
Riga 149 ⟶ 139:
* [http://www.inference.phy.cam.ac.uk/mackay/CodesTurbo.html Turbo codes publications by David MacKay]
* [https://aff3ct.github.io AFF3CT Home Page] ([[AFF3CT|A Fast Forward Error Correction Tool]]) for high speed turbo codes simulations in software
{{Portale|ingegneria}}
|