Logica PMOS
tipo di elettronica digitale
La logica PMOS si basa sulla logica inversa di quella NMOS.
Il PMOS è una giunzione pnp. Source e Drain sono collegati a due regioni di tipo p e il Body è un substrato di tipo n.
Come per l'NMOS la tensione VDS (tensione tra Drain e Source) è regolata da un ingresso di Gate.
La logica ideale dell'uscita del circuito è:
Tensione LOW -> per un livello logico di tensione di Gate alto (VDD)
Tensione HIGH -> per un livello logico di tensione di Gate basso (0)
