CMOS

La Tecnologia CMOS (Complemetary MOS) è un tipo di tecnologia utilizzata in elettronica per la progettazione di componenti digitali utilizzando transistor.

Si fonda su una struttura circuitale costituita dalla serie di una rete di "Pull-Up" ed una di "Pull-Down". La prima s'incarica di replicare correttamente il livello logico alto LL1 mentre alla seconda è destinata la gestione del livello logico basso LL0. La rete di Pull-Up è costituita di soli P-MOS, ovvero quel particolare tipo di transistori MOS che si "accendono" solo se la tensione presente al loro gate è minore della loro tensione di soglia.Inversamente la rete di Pull-Down è costituita di soli N-MOS, ovvero quel particolare tipo di transistori MOS che si accendono solo se la tensione presente al loro gate è maggiore della loro tensione di soglia.

Per poter capire meglio come sia strutturata la tecnologia CMOS può risultare utile osservare una porta logica NOT realizzata con tecnologia CMOS. Si può notare come, nell'eventualità che il segnale d'ingresso sia a LL1, sia il solo N-MOS ad attivarsi portando l'uscita a LL0. Inversamente, con l'ingresso a LL0, è il solo P-MOS ad attivarsi portando l'uscita a LL1. Particolarità di questa porta logica è di avere lo swing logico pieno, cioè pari alla massima tensione applicata, Vcc; inoltre né la rete di pull-up né la rete di pull-down soffre di effetto body. La componentistica realizzata in questa tecnologia è caratterizzata da un consumo di corrente estremamente basso.

Caratteristiche

Il tratto di caratteristica ad alto guadagno è indipendente dal rapporto tra i fattori di forma dei due mos (RATIOLESS: non è piu' dimensionato a rapporto).

Potenza statica dissipata nulla: caratteristica dovuta alla complementarietà del PD(n-mos) e PU(p-mos); ossia, quando è acceso il PU, è spento il PD e viceversa. NOTA: In verità c'è una piccola corrente di perdita, ma trascurabile se il numero dei MOS è relativamente piccolo.

Dimensionando opportunamente i due mos (simmetrici dal punto di vista funzionale) è possibile avere una caratteristica simmetrica, soluzione ottima per avere il margine di immunità ai disturbi (NM) il più elevato possibile.

Si può realizzare una qualsiasi funzione logica in tecnologia CMOS seguendo semplici regole: And: PU(p-mos in parallelo), PD(n-mos in serie) Or: PU(p-mos in serie), PD(n-mos in parallelo) Ricordando che la funzione generata sarà negata.

Potenza dinamica dissipata da un CMOS

Si possono identificare due tipi di dissipazioni di potenza dinamica:

  Potenza di cortocircuito
  Potenza associata alla carica/scarica del condensatore

     (Media)P = 1/T ∫p(t)dt

Potenza di cortocircuito

Trascuriamo la capacità parassita Cl e consideriamo un segnale di ingresso che comprenda un fronte di salita e uno di discesa, tenendo presente il ritardo ritardo di propagazione (tr e tf sono non nulli). Dall'istante ta a tc e da td a tf la corrente non è nulla in quanto sia il PU che il PD sono accesi. Quindi la potenza avrà un valore non nullo in quei punti; ricoldiamo che la potenza dinamica è:

 

Grafico della Vi e Id rispetto al tempo della logica CMOS

     Pd = Vdd * Id    

Quindi calcoliamo la potenza media:

  (Media)Pd = 1/T [ ∫ta a tb Pd dt + ∫tb a tc Pd dt + ∫td a te Pd dt +∫te a tf Pd dt ] = Vdd/T [ ∫ta a tb Idnsat(t) dt + ∫tb a tc Idpsat(t) dt + ∫td a te Idpsat(t) dt + ∫te a tf Idnsat(t) dt ] 

Facendo l'ipotesi di MOS complementari

    βn = βp           Vtn = |Vtp| = Vt

Allora

    Idnsat = Idpsat
Si viene ad avere
   (Media)Pd = 4Vdd/T [ ∫ta a tb βn/2(Vgsn(t)-Vtn)²dt ]

Possiamo conoscere gli estremi di integrazione tramite l'equazione

   t : tr = Vi(t) : Vdd            t = tr*Vi(t)/Vdd       Vi(t) = Vgsn(t)

Sostituendo:

   (Media)Pd = 4Vdd/T [ ∫tr/2 a tr*Vtn/Vdd βn/2(Vi(t)-Vtn)²dt ]

Risolvendo:

(Media)Pd = β*tr*Vdd³/12T [1-2Vtn/Vdd]

 

Grafico della Vo e Id rispetto a Vi della logica CMOS

Facendo l'ipotesi Vdd >> Vtn

   (Media)Pd = β*tr*Vdd³/12T 

Nota: Dipende:

   linearmente dalla durata del fronte di salita (o di discesa) 
   dal cubo della tensione di alimentazione
   inversamente dal Periodo (cioè, aumentando la frequenza di lavoro, aumenta la potenza dissipata)

Potenza associata alla carica/scarica del condensatore

Questa volta poniamo tr e tf nulli in modo che la Pcc = 0 e consideriamo il condensatore parassita. Adesso la potenza dissipata sarà quella utilizzata dai MOS per caricare e scaricare il condensatore. Possiamo identificare 3 parametri:

  Pc = potenza dissipata dal condensatore(in un periodo si sarà caricato e scaricato, quindi avrà assorbito e ceduto la stessa potenza; questo porta ad avere una potenza media dissipata nulla
  Pn = Idn(t) * Vdsn(t)  - Potenza dissipata dal N-MOS per scaricare il condensatore
  Pp = Idp(t) * Vsdn(t)  - Potenza dissipata dal P-MOS per caricare il condensatore

Quindi la potenza media dinamica è

  (Media)Pd = Pn + Pp + Pc = Pn + Pp