Kayasa

出典提示のお願い

最新のコメント: 7 か月前6件のコメント2人が議論に参加

Kayasaさん、こんにちは。あなたがNANDゲートにされた投稿内容はどのような資料を根拠にされたものでしょうか？ウィキペディアの内容は「真実かどうか」ではなく「検証可能かどうか」が重視されており、「Wikipedia:検証可能性」が基本方針の一つとして定められていますので、出所不明な情報を投稿することはできません。また、「Wikipedia:独自研究は載せない」に明記されているとおり、個人的な見解に基づいた記述はウィキペディアでは歓迎されません。

投稿される際には「Wikipedia:出典を明記する」を参照し、信頼可能な解釈・評価・分析などの根拠となる出典を示してください。あわせて「Wikipedia:信頼できる情報源」もよくお読みいただき、適切な編集投稿をしていただきますようお願いいたします。

当該内容については、私も加筆内容の一部は何かで目にした記憶はあります。また、導入部に記述する内容には適さないと思えますので下部に別節として移動しました。節名は仮置きですの適した名称があれば変更して下さい。しかし上記の通り出典が明らかでない記述はWikipediaの各種方針に鑑み削除対象となります。1週間程度は待ちますが、それまでに出典が明らかにならない場合は削除するつもりですので、ご対応よろしくお願いします。--みそがい（会話） 2025年1月10日 (金) 13:25 (UTC)返信

みそがいさん、こんにちは。ご返事が遅くなり申し訳有りません。

出典元になる本は、CQ出版社が2000～2010年頃に出版した本（月刊トラ技か規格表、自作回路の手引書とか）の書き写し（学生時代のメモ）で、トラ技の直近分を図書館で漁れば出典先が見つかるだろう。のノリで仮に書込みましたが、進捗せずの放置ですみません。削除のお手数おかけしました。ありがとうございます。

NANDゲートの導入部に、NANDが多用された理由が｢NAND理論の完全性よりも、実用化、実装化が優位｣と、完全性の説明に対して、実装化側の説明が無かったのでとりあえず追記して均衡を取ろう思ったけど、今現在の｢汎用ロジック････｣の一文を全削除した方がスッキリしますね。

ただ、別節で実装性の歴史、経緯が無いと、NAND完全性だけの根拠で、NANDが量産化、大量化された。と誤解が独り歩きしそうで怖いですね。最近のトラ技や自作回路の参考書は、ラズパイなどのマイコンが主流で、汎用ロジックや集積回路（LSI）の中身に関する本がほぼ全滅なのかな？良書が見つかれば、再度編集したいと思います。お手数おかけしました。--Kayasa（会話） 2025年2月5日 (水) 13:20 (UTC)返信

コメントありがとうございます。

「NANDが多用された」ことについては、それが例えば単品のロジックICとしてなのか、組み合わせ回路や順序回路等のより規模の大きい回路の内部としてなのかで文脈も変わってくると思います。前者なら生産個数に関して他のICと比較したのデータ、後者なら内部回路等の技術資料、等の出典が必要になるかと思います。また例えば、ゲートアレイでは基本回路はNANDでさえなくPMOS/NMOSペアが基本で、配線層によって各種回路を構成するといった資料を見たことがありますから、その点から言えばNANDそのものが実装され多用されたと言い切ることにはなりません（もちろん回路構成上NAND回路が多くなっているであろうことはある程度予想されますが）。さらに言えば、ここでいうNANDが2入力なのか更に多入力なのかも絡んでくると思います。

いずれにしろ、用いる出典にもよりますが、それが本記事なのか、ロジックICなのか、関連する他の記事なのか、加筆に適した場所も考えなければならないことに繋がる感じもします。--みそがい（会話） 2025年2月9日 (日) 02:05 (UTC)返信

NANDが多用された件については､単品ロジックICについては自己の経験(70～80年代の機器基盤をマイコン置換え)の自己研究扱いの説明しかできず､

NANDゲートが4素子の1セットの7400のロジックICは､NOT(1素子:入力素子並列接続)､AND(2素子:NANDの主力にNOTを直列)､OR(3素子:NOT入力のNAND)､NOR(4素子:ORにNOTのNANDを直列接続)で､任意の出力が作れるから､大事であることを先輩から聞いた事はありますが､私自身はマイコン､FPGAプログラミング･ゲートアレイを主軸で､ロジックICは

部外秘？社外秘？の先輩自作？参考資料(インテル4004､8008､4040､8080)を見たときの思い出でも､CPUをNANDの集合体として説明されてて､NOR集合体であっても､NAND,NORの完全性からどっちでも気にしてない感じの自己研究扱い｡

みそがいさんが仰る｢基本回路はNANDではなくPMOS/NMOSペア･･･｣は､現在技術のCMOSのC(コンプリメント:相補性(入切､h･L特性の改善:電圧のふらつき防止))を前提にした話であり､

NANDは論理回路で､PMOS･NMOSのペアは構造回路なので別物です｡CMOSの出力特性はNOTゲート(反転増幅:インバース性)のPMOS/NMOSのペアが直列につながった(2素子)で､NORとNANDはPMOSとNMOSがそれぞれに直並列に接続した4素子で出来ます。ここが厄介で半導体素子にはインバース性があるため､ORとANDはNOT+(NORとNAND)なので6素子となります｡ORとANDが複雑になり､NORとNANDが簡単になり､一般的な考え方とは反転します｡また､入力端子数は直並列数をそのまま増やすだけで配線の複雑性は増加しません｡が､一般的な入力端子は2端子で､そこにクロック端子､クリア端子､リセット端子とかがグループ(直列接続､並列接続､全体接続)で､複雑な配線になります｡論理回路の複雑さより全体の　

ロジックICの歴史的には､RTL(抵抗トランジスタ･ロジック)→DTL(ダイオード以下略)→TTL(トランジスタ略)→NMOSロジック→CMOSロジックと技術革新しており､現在においてバイボラートランジスタで構築するTTLを使って説明するのは時代錯誤であり､下記の真空管でもNANDゲート回路は作れますが､半導体のバイポーラトランジスタを始めとしたFET､MOSは､入力に対して反転した増幅出力(インバース性)するので､過去の電磁リレー式(SWの入切)のロジックは正増幅のため､反転増幅が前提である半導体ロジックには適用出来ませんよね？真空管の増幅においては､工業高校で学んだ覚えはなく､名称と真空管テレビと電子レンジのマグネトロンしか知りません｡正増幅か反転増幅かわからないので､現在において主流の｢半導体の反転増幅｣を前提にしたロジックの説明が妥当ですよね？

また､半導体ロジックの前に､真空管ロジック(戦中､戦後直後のコロッサスとエニアック)と磁気コアメモリー(アポロの着陸船)､電磁リレーロジックが存在しており､NANDなどの論理回路が--Kayasa（会話） 2025年2月24日 (月) 02:30 (UTC)返信

書き込み中のエンターミスです｡一旦無視してください｡--Kayasa（会話） 2025年2月24日 (月) 02:32 (UTC)返信

NANDが多用された件については､自己研究扱いの経験則しか情報がないので､どうしようも有りませんが､

･単品ロジックICについては70～80年代の機器基盤をマイコンに置換えた事例しか無く､書籍類は捜索及び調査中｡

NANDチップ(7400､7401)のNANDゲートが4素子の1セットのロジックICは､NOT(1素子:入力素子並列接続)､AND(2素子:NANDの主力にNOTを直列)､OR(3素子:NOT入力のNAND)､NOR(4素子:ORにNOTのNANDを直列接続)で､他の任意な出力(定型パターン多数あり)が作れるから､大事であることを先輩から聞いた事はあります｡が､私自身はPLD(マイコン､FPGA(プログラミング･ゲートアレイ)が主軸で､ロジックICと周辺回路をプログラム言語に置換えをしたりで､NANDチップが縦横に大量に並んでいて､ピン廻りの配線からOR処理､NOT処理とかを読み解いてPLD実装の経験があります｡ノイズ耐性､遅延理由が機械出力の遊び時間とかの検討と検証で苦労した感覚があります｡

･集積回路の内部構造に関しても､情報公開された正規メーカーの内部資料以外では､リバエン(リバースエンジニアリング)したチップの情報しか心当たり有りません。

部外秘？社外秘？だけど外部漏洩した先輩達の参考資料(インテル4004､8008､4040､8080とかのダイを研磨して回路解析したコピペ？)の複写の複写を見たときの感想は､CPUをNANDの集合体として説明されてて､NOR集合体であっても､NAND,NORの完全性からどっちでも気にしてない感じの自己研究しかありません｡色んな意味でアウトな資料｡

チップの製造マスク､レイヤーまで詳しく見たことは無いが､外部にはNANDの完全性の集合体で説明してた資料を見たような記憶はあります｡実際は機密のためにNANDで表現し実際はNORかもしれませんが､PMOSの劣勢からNANDの採用が多いかもしれません｡

みそがいさんが仰る｢基本回路はNANDではなくPMOS/NMOSペア･･･｣は､現在技術のCMOSのC(コンプリメント:相補性(入切､h･L特性の改善:電圧のふらつき防止))を前提にした話であり､

NANDは論理回路で､PMOS･NMOSのペアは構造回路なので別物です｡CMOSの出力特性はNOTゲート(反転増幅:インバース性)のPMOS/NMOSのペアが直列につながった(2素子)で､NORとNANDはPMOSとNMOSがそれぞれに直並列に接続した4素子で出来ます。ここが厄介で半導体素子にはインバース性があるため､ORとANDはNOT+(NORとNAND)なので6素子となります｡ORとANDが複雑になり､NORとNANDが簡単になり､一般的な考え方とは反転します｡また､入力端子数は直並列数をそのまま増やすだけで配線の複雑性は増加しません｡が､一般的な入力端子は2端子で､そこにクロック端子､クリア端子､リセット端子とかがグループ(直列接続､並列接続､全体接続)で､複雑な配線になります｡論理回路の複雑さより全体の複雑さが大変だと聞いたことがあります｡

ロジックICの歴史的には､RTL(抵抗トランジスタ･ロジック:回路の一体化)→DTL(ダイオード以下略:前者の入力電流の分流改善)→TTL(トランジスタ略:マルチエミッタの実用化)→PMOSロジック(低速だがナトリウムショックに強くNMOSより先に実用化)→NMOSロジック(高速化)→CMOSロジック(入出力の電圧の安定化)と技術革新しており､現在においてバイボラートランジスタで構築するTTLを使って説明するのは､基礎習得としては適切であっても時代遅れであり､下記の真空管でもNANDゲート回路は作れますが､半導体のバイポーラトランジスタを始めとしたFET､MOSは､入力に対して反転した増幅出力(インバース性)するので､過去の電磁リレー式(SWの入切)のロジックは正増幅のため､反転増幅が前提である半導体ロジックには適用出来ませんよね？また､真空管の増幅においては､工業高校で学んだ覚えはなく､名称と真空管テレビと電子レンジのマグネトロンしか知りませんが､真空管ロジックが正増幅か反転増幅かわからないですがCMOSロジックが主流の現代において真空管ロジックの説明は時代錯誤ですよね？

また､半導体ロジックの前に､真空管ロジック(戦中､戦後直後のコロッサスとエニアック)と磁気コアメモリー(アポロの着陸船)､電磁リレーロジックが存在しており､NANDとNORの完全性などの論理回路は戦前の明治時代の191数年に証明されており､最初のトランタである接触式ゲルマニウムトランジスタは戦後です。なので､CMOSを前提に論理回路を語るのは危ないと思います｡

ゲートアレイに関しては､NOTゲートを基本にしたCMOSのP/NMOSのペアセットを3～5セットと抵抗とダイオードをパケージした集合体で､NOTゲートの片方づつを組み合わせて4素子論理回路のNOR,NANDを構築し､NOTの2素子を接続してのOR,ANDを作っています｡また､パッケージングした集合体の周囲に配線用の隙間をもうけたプラネット(惑星)式:低密度だが高信頼性で､リバエン耐性なしと､NOTゲートの上に絶縁層と導電層の配線を1～2層かさねたラミー型だったかスタティック型と呼んだ?高密度だが低信頼､リバエン耐性有りに関する｡自己研究相当の資料しか有りません｡

出典元になる資料が今から60年前(アポロ計画)～30年(win95日本上陸)の革新してた過度期で､電子回路もラズパイに流れた過去の遺物に近いので､探すのが大変です｡あと､ロジックICにおけるNANDとNORゲートはインバース性があるので､真空管と電磁リレーの2つのロジックとは独立させる必要はあると思います｡論理回路の記事を拡充する必要もあると思います｡

英語版wikiが当時の開発の主戦場のアメリカだったので､日本版wikiよりためになる情報があると思うので､暇があればご参考ください｡長文失礼しました｡

--Kayasa（会話） 2025年2月24日 (月) 06:43 (UTC)返信

話題を追加